THREE-DIMENSIONAL MEMORY DEVICE CONTAINING THROUGH-ARRAY CONTACT VIA STRUCTURES BETWEEN DIELECTRIC BARRIER WALLS AND METHODS OF MAKING THE SAME

An alternating layer stack of insulating layers and sacrificial material layers is formed over a semiconductor substrate, and memory stack structures are formed through the vertically-alternating layer stack. A pair of unconnected barrier trenches or a moat trench is formed through the alternating stack concurrently with formation of backside trenches. Backside recesses are formed by isotropically etching the sacrificial material layers selective to the insulating layers while a dielectric liner covers the barrier trenches or the moat trench. A vertically alternating sequence of the insulating plates and the dielectric spacer plates is provided between the pair of barrier trenches or inside the moat trench. Electrically conductive layers are formed in the backside recesses. A first conductive via structure is formed through the vertically alternating sequence concurrently with formation of a second conductive via structure through a dielectric material portion adjacent to the alternating stack. L'invention concerne un empilement de couches alternées de couches isolantes et de couches de matériau sacrificiel qui est formé sur un substrat semi-conducteur, et des structures d'empilement de mémoire sont formées à travers l'empilement de couches alternées verticalement. Une paire de tranchées de barrière non connectées ou une tranchée de fossé est formée à travers l'empilement alterné simultanément avec la formation de tranchées de côté arrière. Des évidements de face arrière sont formés par gravure isotrope des couches de matériau sacrificiel sélectives vis-à-vis des couches isolantes tandis qu'un revêtement diélectrique recouvre les tranchées de barrière ou la tranchée de fossé. Une séquence alternée verticalement des plaques isolantes et des plaques d'espacement diélectriques est disposée entre la paire de tranchées de barrière ou à l'intérieur de la tranchée de fossé. Des couches électroconductrices sont formées dans les évidements arrières. Une première structure de trou d'interconnexion conductrice est formée à travers la séquence alternée verticalement en même temps que la formation d'une seconde structure de trou d'interconnexion conductrice à travers une partie de matériau diélectrique adjacente à l'empilement alterné.