SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURE OF SEMICONDUCTOR DEVICE
A semiconductor device according to an embodiment of the present disclosure is provided with: a first low-permittivity region disposed in regions between pieces of a first metal in an in-plane direction of a semiconductor layer and lower than the lower surface of the first metal in a layering direct...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A semiconductor device according to an embodiment of the present disclosure is provided with: a first low-permittivity region disposed in regions between pieces of a first metal in an in-plane direction of a semiconductor layer and lower than the lower surface of the first metal in a layering direction of the semiconductor layer; and a second low-permittivity region disposed in regions between a contact plug and a gate electrode in the in-plane direction and lower than the first low-permittivity region in the layering direction, wherein at least a portion of the second low-permittivity region in plan view differs from that of the first low-permittivity region.
Un mode de réalisation de la présente invention concerne un dispositif à semi-conducteur doté : d'une première région à faible permittivité disposée dans des régions entre des pièces d'un premier métal dans une direction dans le plan d'une couche semi-conductrice et inférieure à la surface inférieure du premier métal dans une direction de stratification de la couche semi-conductrice ; et d'une seconde région à faible permittivité disposée dans des régions entre une fiche de contact et une électrode de grille dans la direction dans le plan et inférieure à la première région à faible permittivité dans la direction de stratification, au moins une partie de la seconde région à faible permittivité dans une vue en plan différant de celle de la première région à faible permittivité.
本開示の一実施形態に係る半導体装置は、半導体層の面内方向において第1メタルの各々の間、かつ前記半導体層の積層方向において前記第1メタルの下面よりも下方の領域に設けられた第1低誘電率領域と、前記面内方向においてコンタクトプラグとゲート電極との間、かつ前記積層方向において前記第1低誘電率領域よりも下方の領域に設けられ、少なくとも一部の平面領域が前記第1低誘電率領域と異なる第2低誘電率領域とを備える。 |
---|