IMPROVEMENTS RELATING TO ELECTRONIC MEMORY DEVICES

There is provided a memory cell for storing one or more bits of information. The memory cell comprises a semiconductor substrate on which is provided a source terminal, a drain terminal and a channel extending between the source and drain terminals. The memory cell further comprises a control gate a...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: HAYNE, Manus
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:There is provided a memory cell for storing one or more bits of information. The memory cell comprises a semiconductor substrate on which is provided a source terminal, a drain terminal and a channel extending between the source and drain terminals. The memory cell further comprises a control gate and a floating gate, the floating gate being disposed between the control gate and the channel, and the floating gate being electrically isolated from the control gate and the channel by charge barriers and being configured to enable the selective passage of charge carriers into and out of the floating gate, in write and erase operations, to provide at least first and second occupancy states of the floating gate. The channel is arranged to provide a minimum threshold voltage to be applied between the control gate and the substrate for introducing charge carriers into the channel from the substrate to make the channel conductive, the minimum threshold voltage being dependent on the occupancy state of the floating gate, such that a read voltage may be applied between the control gate and the substrate that will provide a conductive channel for a first occupancy state of the floating gate and a non-conductive channel for a second occupancy state of the floating gate. L'invention concerne une cellule de mémoire permettant de stocker un ou plusieurs bits d'informations. La cellule de mémoire comprend un substrat semi-conducteur sur lequel est disposée une borne de source, une borne de drain et un canal s'étendant entre les bornes de source et de drain. La cellule de mémoire comprend en outre une grille de commande et une grille flottante, la grille flottante étant disposée entre la grille de commande et le canal, et la grille flottante étant électriquement isolée de la grille de commande et du canal par des barrières de charges et étant configurée pour permettre le passage sélectif de porteurs de charge dans et hors de la grille flottante, dans des opérations d'écriture et d'effacement, afin de fournir au moins des premier et second états d'occupation de la grille flottante. Le canal est conçu pour fournir une tension de seuil minimale à appliquer entre la grille de commande et le substrat pour introduire des porteurs de charge dans le canal à partir du substrat afin de rendre le canal conducteur, la tension de seuil minimale dépendant de l'état d'occupation de la grille flottante, de sorte qu'une tension de lecture puisse être appliquée entre la grille de commande et