AN INTER-INTEGRATED CIRCUIT (I2C) APPARATUS

An I2C apparatus (100) comprising: a master device (102) and two slave devices connected through an I2C bus, whereby the two slave devices are programmed with the same default device address. A first slave device (108) is connected to the bus in a conventional configuration whereas a second slave device (110) is connected to the bus in a cross connected configuration such that a clock pin of the second slave is connected to the serial data line and the data pin of the second slave is connected to the serial clock line. In response to a detection that the data pin of the second slave is connected to the serial clock line, the second slave swaps the lines going from the clock and data pins to processing logic of the second slave; and modifies its default device address to ensure that each slave device has a unique device address. L'invention concerne un appareil I2C (100) comprenant : un dispositif maître (102) et deux dispositifs esclaves connectés par l'intermédiaire d'un bus I2C, les deux dispositifs esclaves étant programmés avec la même adresse de dispositif par défaut. Un premier dispositif esclave (108) est connecté au bus selon une configuration classique tandis qu'un second dispositif esclave (110) est connecté au bus selon une configuration de connexion croisée de sorte qu'une broche d'horloge du second esclave est connectée à la ligne de données série et que la broche de données du second esclave est connectée à la ligne d'horloge série. Lorsqu'il est détecté que la broche de données du second esclave est connectée à la ligne d'horloge série, le second esclave permute les lignes allant des broches d'horloge et de données à une logique de traitement du second esclave, et modifie son adresse de dispositif par défaut pour s'assurer que chaque dispositif esclave a une adresse de dispositif unique.