DESKEWING METHOD FOR A PHYSICAL LAYER INTERFACE ON A MULTI-CHIP MODULE
Systems, apparatuses, and methods for implementing a deskewing method for a physical layer interface on a multi-chip module are disclosed. A circuit connected to a plurality of communication lanes trains each lane to synchronize a local clock of the lane with a corresponding global clock at a beginn...
Gespeichert in:
Hauptverfasser: | , , , , , , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Systems, apparatuses, and methods for implementing a deskewing method for a physical layer interface on a multi-chip module are disclosed. A circuit connected to a plurality of communication lanes trains each lane to synchronize a local clock of the lane with a corresponding global clock at a beginning of a timing window. Next, the circuit symbol rotates each lane by a single step responsive to determining that all of the plurality of lanes have an incorrect symbol alignment. Responsive to determining that some but not all of the plurality of lanes have a correct symbol alignment, the circuit symbol rotates lanes which have an incorrect symbol alignment by a single step. When the end of the timing window has been reached, the circuit symbol rotates lanes which have a correct symbol alignment and adjusts a phase of a corresponding global clock to compensate for missed symbol rotations.
L'invention concerne des systèmes, des appareils et des procédés pour mettre en œuvre un procédé de désalignement destiné à une interface de couche physique sur un module multipuce. Un circuit connecté à une pluralité de voies de communication entraîne chaque voie pour synchroniser une horloge locale de la voie avec une horloge globale correspondante au début d'une fenêtre de synchronisation. Ensuite, le symbole de circuit effectue une rotation de chaque voie au moyen d'une étape unique en réponse à la détermination que toutes les voies de la pluralité de voies présentent un alignement de symboles incorrect. En réponse à la détermination du fait que certaines voies de la pluralité de voies présentent un alignement de symboles correct, le symbole de circuit effectue une rotation des voies qui présentent un alignement de symboles incorrect au moyen d'une étape unique. Lorsque la fin de la fenêtre de synchronisation a été atteinte, le symbole de circuit effectue une rotation des voies qui présentent un alignement de symboles correct et ajuste une phase d'une horloge globale correspondante pour compenser des rotations de symbole manquées. |
---|