THREAD GROUP SCHEDULING FOR GRAPHICS PROCESSING

Embodiments are generally directed to thread group scheduling for graphics processing. An embodiment of an apparatus includes a plurality of processors including a plurality of graphics processors to process data; a memory; and one or more caches for storage of data for the plurality of graphics pro...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: PETRE, Marian Alin, PEARCE, Jonathan, VEMULAPALLI, Vikranth, KIM, Sungye, RAMADOSS, Murali, ASHBAUGH, Ben, SADLER, William B
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Embodiments are generally directed to thread group scheduling for graphics processing. An embodiment of an apparatus includes a plurality of processors including a plurality of graphics processors to process data; a memory; and one or more caches for storage of data for the plurality of graphics processors, wherein the one or more processors are to schedule a plurality of groups of threads for processing by the plurality of graphics processors, the scheduling of the plurality of groups of threads including the plurality of processors to apply a bias for scheduling the plurality of groups of threads according to a cache locality for the one or more caches. Des modes de réalisation de l'invention concernent généralement la planification de groupes de fils pour le traitement graphique. Un mode de réalisation d'un appareil comprend une pluralité de processeurs comprenant une pluralité de processeurs graphiques pour traiter des données ; une mémoire ; et une ou plusieurs mémoires caches pour le stockage de données pour la pluralité de processeurs graphiques, le ou les processeurs étant destinés à programmer une pluralité de groupes de fils pour un traitement par la pluralité de processeurs graphiques, la planification de la pluralité de groupes de fils comprenant la pluralité de processeurs pour appliquer un biais pour programmer la pluralité de groupes de fils selon une localité de mémoire cache pour la ou les mémoires caches.