CIRCUIT TO CALIBRATE CHOPPING SWITCH MISMATCH IN TIME INTERLEAVED ANALOG-TO-DIGITAL CONVERTERS

CIRCUIT TO CALIBRATE CHOPPING SWITCH MISMATCH IN TIME INTERLEAVED ANALOG-TO-DIGITAL CONVERTERS

An analog-to-digital converter (ADC) circuit (400) and method of operation are disclosed. In some aspects, the ADC circuit (400) may include a plurality of channels (500), a gain calibration circuit (420), and a time-skew calibration circuit (430). Each of the plurality of channels (500) may include...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: VAZ, Bruno Miguel, FARLEY, Brendan
Format: Patent
Sprache:eng ; fre
Schlagworte:
BASIC ELECTRONIC CIRCUITRY
CODE CONVERSION IN GENERAL
CODING
DECODING
ELECTRICITY
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator VAZ, Bruno Miguel
FARLEY, Brendan
description An analog-to-digital converter (ADC) circuit (400) and method of operation are disclosed. In some aspects, the ADC circuit (400) may include a plurality of channels (500), a gain calibration circuit (420), and a time-skew calibration circuit (430). Each of the plurality of channels (500) may include an ADC (520), a switch (510) configured to provide a differential input signal to the ADC (520), a calibration device (530), a multiplier (540), and a pseudorandom bit sequence (PRBS) circuit (550) to provide a pseudorandom number (PN) to the switch (510), to the calibration device (530), and to the multiplier (540). In some embodiments, the calibration device (530) may include first and second offset calibration circuits (531-532) coupled in parallel between a de-multiplexer (D1) and a multiplexer (M1) that alternately route signals to the first and second offset calibration circuits (531-532) based on the pseudorandom number (PN). L'invention concerne un circuit convertisseur analogique-numérique (CAN) (400) et un procédé de fonctionnement. Selon certains aspects, le circuit CAN (400) peut comprendre une pluralité de canaux (500), un circuit d'étalonnage de gain (420) et un circuit d'étalonnage de décalage temporel (430). Chaque canal de la pluralité de canaux (500) peut comprendre un CAN (520), un commutateur (510) configuré pour fournir un signal d'entrée différentiel au CAN (520), un dispositif d'étalonnage (530), un multiplicateur (540), et un circuit de séquence de bits pseudo-aléatoires (PRBS) (550) pour fournir un nombre pseudo-aléatoire (PN) au commutateur (510), au dispositif d'étalonnage (530), et au multiplicateur (540). Dans certains modes de réalisation, le dispositif d'étalonnage (530) peut comprendre des premier et second circuits d'étalonnage de décalage (531-532) couplés en parallèle entre un démultiplexeur (D1) et un multiplexeur (M1) qui achemine alternativement des signaux vers les premier et second circuits d'étalonnage de décalage (531-532) sur la base du nombre pseudo-aléatoire (PN).
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2020172523A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2020172523A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2020172523A13</originalsourceid><addsrcrecordid>eNqNjMEKgkAQQL10iOofBjoLuhKdp3VaB9ZdWSe9JRLbKUqw_yeDPqDTe4fHWydXzUFfWEA8aLR8CigEuvJNw85A27PoCmpua_wKOxCuaaFQsIQdlYAOrTep-LRkw4IWtHcdhaVot8nqPj7muPtxk-zPtIzSOL2GOE_jLT7je-i9ylSWH9VBFZgX_1Uf6Twz0w</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>CIRCUIT TO CALIBRATE CHOPPING SWITCH MISMATCH IN TIME INTERLEAVED ANALOG-TO-DIGITAL CONVERTERS</title><source>esp@cenet</source><creator>VAZ, Bruno Miguel ; FARLEY, Brendan</creator><creatorcontrib>VAZ, Bruno Miguel ; FARLEY, Brendan</creatorcontrib><description>An analog-to-digital converter (ADC) circuit (400) and method of operation are disclosed. In some aspects, the ADC circuit (400) may include a plurality of channels (500), a gain calibration circuit (420), and a time-skew calibration circuit (430). Each of the plurality of channels (500) may include an ADC (520), a switch (510) configured to provide a differential input signal to the ADC (520), a calibration device (530), a multiplier (540), and a pseudorandom bit sequence (PRBS) circuit (550) to provide a pseudorandom number (PN) to the switch (510), to the calibration device (530), and to the multiplier (540). In some embodiments, the calibration device (530) may include first and second offset calibration circuits (531-532) coupled in parallel between a de-multiplexer (D1) and a multiplexer (M1) that alternately route signals to the first and second offset calibration circuits (531-532) based on the pseudorandom number (PN). L'invention concerne un circuit convertisseur analogique-numérique (CAN) (400) et un procédé de fonctionnement. Selon certains aspects, le circuit CAN (400) peut comprendre une pluralité de canaux (500), un circuit d'étalonnage de gain (420) et un circuit d'étalonnage de décalage temporel (430). Chaque canal de la pluralité de canaux (500) peut comprendre un CAN (520), un commutateur (510) configuré pour fournir un signal d'entrée différentiel au CAN (520), un dispositif d'étalonnage (530), un multiplicateur (540), et un circuit de séquence de bits pseudo-aléatoires (PRBS) (550) pour fournir un nombre pseudo-aléatoire (PN) au commutateur (510), au dispositif d'étalonnage (530), et au multiplicateur (540). Dans certains modes de réalisation, le dispositif d'étalonnage (530) peut comprendre des premier et second circuits d'étalonnage de décalage (531-532) couplés en parallèle entre un démultiplexeur (D1) et un multiplexeur (M1) qui achemine alternativement des signaux vers les premier et second circuits d'étalonnage de décalage (531-532) sur la base du nombre pseudo-aléatoire (PN).</description><language>eng ; fre</language><subject>BASIC ELECTRONIC CIRCUITRY ; CODE CONVERSION IN GENERAL ; CODING ; DECODING ; ELECTRICITY</subject><creationdate>2020</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20200827&amp;DB=EPODOC&amp;CC=WO&amp;NR=2020172523A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76419</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20200827&amp;DB=EPODOC&amp;CC=WO&amp;NR=2020172523A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>VAZ, Bruno Miguel</creatorcontrib><creatorcontrib>FARLEY, Brendan</creatorcontrib><title>CIRCUIT TO CALIBRATE CHOPPING SWITCH MISMATCH IN TIME INTERLEAVED ANALOG-TO-DIGITAL CONVERTERS</title><description>An analog-to-digital converter (ADC) circuit (400) and method of operation are disclosed. In some aspects, the ADC circuit (400) may include a plurality of channels (500), a gain calibration circuit (420), and a time-skew calibration circuit (430). Each of the plurality of channels (500) may include an ADC (520), a switch (510) configured to provide a differential input signal to the ADC (520), a calibration device (530), a multiplier (540), and a pseudorandom bit sequence (PRBS) circuit (550) to provide a pseudorandom number (PN) to the switch (510), to the calibration device (530), and to the multiplier (540). In some embodiments, the calibration device (530) may include first and second offset calibration circuits (531-532) coupled in parallel between a de-multiplexer (D1) and a multiplexer (M1) that alternately route signals to the first and second offset calibration circuits (531-532) based on the pseudorandom number (PN). L'invention concerne un circuit convertisseur analogique-numérique (CAN) (400) et un procédé de fonctionnement. Selon certains aspects, le circuit CAN (400) peut comprendre une pluralité de canaux (500), un circuit d'étalonnage de gain (420) et un circuit d'étalonnage de décalage temporel (430). Chaque canal de la pluralité de canaux (500) peut comprendre un CAN (520), un commutateur (510) configuré pour fournir un signal d'entrée différentiel au CAN (520), un dispositif d'étalonnage (530), un multiplicateur (540), et un circuit de séquence de bits pseudo-aléatoires (PRBS) (550) pour fournir un nombre pseudo-aléatoire (PN) au commutateur (510), au dispositif d'étalonnage (530), et au multiplicateur (540). Dans certains modes de réalisation, le dispositif d'étalonnage (530) peut comprendre des premier et second circuits d'étalonnage de décalage (531-532) couplés en parallèle entre un démultiplexeur (D1) et un multiplexeur (M1) qui achemine alternativement des signaux vers les premier et second circuits d'étalonnage de décalage (531-532) sur la base du nombre pseudo-aléatoire (PN).</description><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>CODE CONVERSION IN GENERAL</subject><subject>CODING</subject><subject>DECODING</subject><subject>ELECTRICITY</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2020</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNjMEKgkAQQL10iOofBjoLuhKdp3VaB9ZdWSe9JRLbKUqw_yeDPqDTe4fHWydXzUFfWEA8aLR8CigEuvJNw85A27PoCmpua_wKOxCuaaFQsIQdlYAOrTep-LRkw4IWtHcdhaVot8nqPj7muPtxk-zPtIzSOL2GOE_jLT7je-i9ylSWH9VBFZgX_1Uf6Twz0w</recordid><startdate>20200827</startdate><enddate>20200827</enddate><creator>VAZ, Bruno Miguel</creator><creator>FARLEY, Brendan</creator><scope>EVB</scope></search><sort><creationdate>20200827</creationdate><title>CIRCUIT TO CALIBRATE CHOPPING SWITCH MISMATCH IN TIME INTERLEAVED ANALOG-TO-DIGITAL CONVERTERS</title><author>VAZ, Bruno Miguel ; FARLEY, Brendan</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2020172523A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2020</creationdate><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>CODE CONVERSION IN GENERAL</topic><topic>CODING</topic><topic>DECODING</topic><topic>ELECTRICITY</topic><toplevel>online_resources</toplevel><creatorcontrib>VAZ, Bruno Miguel</creatorcontrib><creatorcontrib>FARLEY, Brendan</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>VAZ, Bruno Miguel</au><au>FARLEY, Brendan</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>CIRCUIT TO CALIBRATE CHOPPING SWITCH MISMATCH IN TIME INTERLEAVED ANALOG-TO-DIGITAL CONVERTERS</title><date>2020-08-27</date><risdate>2020</risdate><abstract>An analog-to-digital converter (ADC) circuit (400) and method of operation are disclosed. In some aspects, the ADC circuit (400) may include a plurality of channels (500), a gain calibration circuit (420), and a time-skew calibration circuit (430). Each of the plurality of channels (500) may include an ADC (520), a switch (510) configured to provide a differential input signal to the ADC (520), a calibration device (530), a multiplier (540), and a pseudorandom bit sequence (PRBS) circuit (550) to provide a pseudorandom number (PN) to the switch (510), to the calibration device (530), and to the multiplier (540). In some embodiments, the calibration device (530) may include first and second offset calibration circuits (531-532) coupled in parallel between a de-multiplexer (D1) and a multiplexer (M1) that alternately route signals to the first and second offset calibration circuits (531-532) based on the pseudorandom number (PN). L'invention concerne un circuit convertisseur analogique-numérique (CAN) (400) et un procédé de fonctionnement. Selon certains aspects, le circuit CAN (400) peut comprendre une pluralité de canaux (500), un circuit d'étalonnage de gain (420) et un circuit d'étalonnage de décalage temporel (430). Chaque canal de la pluralité de canaux (500) peut comprendre un CAN (520), un commutateur (510) configuré pour fournir un signal d'entrée différentiel au CAN (520), un dispositif d'étalonnage (530), un multiplicateur (540), et un circuit de séquence de bits pseudo-aléatoires (PRBS) (550) pour fournir un nombre pseudo-aléatoire (PN) au commutateur (510), au dispositif d'étalonnage (530), et au multiplicateur (540). Dans certains modes de réalisation, le dispositif d'étalonnage (530) peut comprendre des premier et second circuits d'étalonnage de décalage (531-532) couplés en parallèle entre un démultiplexeur (D1) et un multiplexeur (M1) qui achemine alternativement des signaux vers les premier et second circuits d'étalonnage de décalage (531-532) sur la base du nombre pseudo-aléatoire (PN).</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2020172523A1
source esp@cenet
subjects BASIC ELECTRONIC CIRCUITRY
CODE CONVERSION IN GENERAL
CODING
DECODING
ELECTRICITY
title CIRCUIT TO CALIBRATE CHOPPING SWITCH MISMATCH IN TIME INTERLEAVED ANALOG-TO-DIGITAL CONVERTERS
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-07T15%3A03%3A22IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=VAZ,%20Bruno%20Miguel&rft.date=2020-08-27&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2020172523A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true