SEQUENTIAL DATA OPTIMIZED SUB-REGIONS IN STORAGE DEVICES

Apparatus and methods are disclosed, including using a memory controller to partition a memory array into a first portion and a second portion, the first portion and second portion having non-overlapping logical block addressing (LBA) ranges. The memory controller assigns a first granularity of a first logical-to-physical (L2P) mapping table entry for the first portion of the memory array designated for a first usage, and a second granularity of a second L2P mapping table entry for the second portion of the memory array designated for a second usage, where the second granularity is not equal to the first granularity. The memory controller stores the first granularity and the second granularity in the memory array, and stores at least a portion of the first L2P mapping table entry and the second L2P mapping table entry in an L2P cache of the memory controller. L'invention porte sur des appareils et des procédés, comprenant l'utilisation d'un contrôleur de mémoire pour diviser un réseau de mémoire en une première partie et une seconde partie, la première partie et la seconde partie ayant des plages d'adressage de bloc logique (LBA) ne se chevauchant pas. Le contrôleur de mémoire attribue une première granularité d'une première entrée de table de correspondance logique-physique (L2P) pour la première partie de la matrice mémoire désignée pour un premier usage, et une seconde granularité d'une seconde entrée de table de correspondance L2P pour la seconde partie de la matrice mémoire désignée pour un second usage, où la seconde granularité n'est pas égale à la première granularité. Le contrôleur de mémoire stocke la première granularité et la seconde granularité dans la matrice mémoire, et stocke au moins une partie de la première entrée de la table de correspondance L2P et de la seconde entrée de la table de correspondance L2P dans un cache L2P du contrôleur de mémoire.