ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREOF, DISPLAY PANEL AND DISPLAY APPARATUS

An array substrate may include a base substrate (10), an auxiliary electrode (02), a thin film transistor (11), a first insulating layer (12), a first electrode (13), a second insulating layer (14), and a second electrode (15) sequentially arranged in a direction away from the base substrate (10). T...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	TIAN, Maokun, WU, Xu, HUANG, Zhonghao, DOU, Yuanyao
Format:	Patent
Sprache:	eng ; fre
Schlagworte:	BASIC ELECTRIC ELEMENTS DEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH ISMODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THEDEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY,COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g.SWITCHING, GATING, MODULATING OR DEMODULATING ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY FREQUENCY-CHANGING NON-LINEAR OPTICS OPTICAL ANALOGUE/DIGITAL CONVERTERS OPTICAL LOGIC ELEMENTS OPTICS PHYSICS SEMICONDUCTOR DEVICES TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	An array substrate may include a base substrate (10), an auxiliary electrode (02), a thin film transistor (11), a first insulating layer (12), a first electrode (13), a second insulating layer (14), and a second electrode (15) sequentially arranged in a direction away from the base substrate (10). The auxiliary electrode (02) is between the first insulating layer (12) and the second insulating layer (14) and insulated from the first electrode (13), the auxiliary electrode (02) is coupled to a drain (111) of the thin film transistor (11) through a first via hole (A1) in the first insulating layer (12), and the second electrode (15) is coupled to the auxiliary electrode (02) through a second via hole (A2) in the second insulating layer (14). L'invention concerne un substrat matriciel qui peut comprendre un substrat de base (10), une électrode auxiliaire (02), un transistor à couches minces (11), une première couche isolante (12), une première électrode (13), une seconde couche isolante (14) et une seconde électrode (15) disposés séquentiellement dans une direction opposée au substrat de base (10). L'électrode auxiliaire (02) se trouve entre la première couche isolante (12) et la seconde couche isolante (14) et isolée de la première électrode (13), l'électrode auxiliaire (02) est couplée à un drain (111) du transistor à couches minces (11) à travers un premier trou d'interconnexion (A1) dans la première couche isolante (12), et la seconde électrode (15) est couplée à l'électrode auxiliaire (02) par l'intermédiaire d'un second trou d'interconnexion (A2) dans la seconde couche isolante (14).