3D NAND STRUCTURES WITH DECREASED PITCH

3D NAND STRUCTURES WITH DECREASED PITCH

Methods of forming 3D NAND devices are discussed. Some embodiments form 3D NAND devices with increased cell density. Some embodiments form 3D NAND devices with decreased vertical and/or later pitch between cells. Some embodiments form 3D NAND devices with smaller CD memory holes. Some embodiments fo...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KWON, Thomas, HAN, Xinhai
Format: Patent
Sprache:eng ; fre
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Methods of forming 3D NAND devices are discussed. Some embodiments form 3D NAND devices with increased cell density. Some embodiments form 3D NAND devices with decreased vertical and/or later pitch between cells. Some embodiments form 3D NAND devices with smaller CD memory holes. Some embodiments form 3D NAND devices with silicon layer between alternating oxide and nitride materials. L'invention concerne des procédés de formation de dispositifs NON-ET 3D. Certains modes de réalisation concernent la formation de dispositifs NON-ET 3D présentant une densité cellulaire accrue. Certains modes de réalisation concernent la formation de dispositifs NON-ET 3D présentant un pas vertical et/ou postérieur réduit entre les cellules. Certains modes de réalisation concernent la formation de dispositifs NON-ET 3D avec des trous de mémoire CD plus petits. Certains modes de réalisation concernent la formation de dispositifs NON-ET 3D avec une couche de silicium entre des matériaux d'oxyde et de nitrure alternés.