MULTI-MODULUS FREQUENCY DIVIDERS
Various embodiments relate to multi-modulus frequency dividers, devices including the same, and associated methods of operation. A method of operating a multi-modulus divider (MMD) may include determining a common state for the MMD, wherein the MMD is configured to enter the common state regardless...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Various embodiments relate to multi-modulus frequency dividers, devices including the same, and associated methods of operation. A method of operating a multi-modulus divider (MMD) may include determining a common state for the MMD, wherein the MMD is configured to enter the common state regardless of a divisor value applied to the MMD. The method may further include receiving an integer value at the MMD. Further, the method may include setting the divisor value equal to the integer value. The method may also include receiving an input signal at a first frequency and generating an output signal at a second, lower frequency based on the divisor value. The method may also include receiving a second integer value at the MMD. The method may further include setting the divisor value equal to the second integer value in response to a detected current state of the MMD matching the common state for the MMD.
L'invention concerne, dans divers modes de réalisation, des diviseurs de fréquence à modules multiples, des dispositifs comprenant ceux-ci et des procédés de fonctionnement associés. Un procédé de fonctionnement d'un diviseur à modules multiples (MMD) peut comprendre la détermination d'un état commun pour le MMD, le MMD étant configuré pour entrer dans l'état commun indépendamment d'une valeur de diviseur appliquée au MMD. Le procédé peut en outre comprendre la réception d'une valeur de nombre entier au niveau du MMD. En outre, le procédé peut comprendre l'établissement de la valeur de diviseur égale à la valeur de nombre entier. Le procédé peut également comprendre la réception d'un signal d'entrée à une première fréquence et la génération d'un signal de sortie à une deuxième fréquence inférieure sur la base de la valeur de diviseur. Le procédé peut également comprendre la réception d'une deuxième valeur de nombre entier au niveau du MDD. Le procédé peut en outre comprendre l'établissement de la valeur de diviseur égale à la deuxième valeur de nombre entier en réponse à un état en cours détecté du MMD concordant avec l'état commun pour le MMD. |
---|