LOW-POWER ADDER CIRCUIT
Methods, systems, and apparatus, including computer programs encoded on a computer storage medium, for a circuit configured to add multiple inputs. The circuit includes a first adder section that receives a first input and a second input and adds the inputs to generate a first sum. The circuit also...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Methods, systems, and apparatus, including computer programs encoded on a computer storage medium, for a circuit configured to add multiple inputs. The circuit includes a first adder section that receives a first input and a second input and adds the inputs to generate a first sum. The circuit also includes a second adder section that receives the first and second inputs and adds the inputs to generate a second sum. An input processor of the circuit receives the first and second inputs, determines whether a relationship between the first and second inputs satisfies a set of conditions, and selects a high-power mode of the adder circuit or a low-power mode of the adder circuit using the determined relationship between the first and second inputs. The high-power mode is selected and the first and second inputs are routed to the second adder section when the relationship satisfies the set of conditions.
L'invention concerne des procédés, des systèmes et des appareils, notamment des programmes informatiques codés sur un support de stockage informatique, destinés à un circuit configuré pour additionner des entrées multiples. Le circuit comprend une première partie additionneur destinée à recevoir une première entrée et une deuxième entrée et à additionner les entrées pour générer une première somme. Le circuit comprend également une deuxième partie additionneur destinée à recevoir les première et deuxième entrées et à ajouter les entrées pour générer une deuxième somme. Un processeur d'entrée du circuit reçoit les première et deuxième entrées, détermine si une relation entre les première et deuxième entrées répond à un ensemble de conditions, et sélectionne un mode de puissance élevée du circuit additionneur ou un mode de faible puissance du circuit additionneur au moyen de la relation déterminée entre les première et deuxième entrées. Le mode de puissance élevée est sélectionné et les première et deuxième entrées sont acheminées vers la deuxième partie additionneur lorsque la relation répond à l'ensemble de conditions. |
---|