ERROR DETECTION AND COMPENSATION FOR A MULTIPLEXING TRANSMITTER
Various aspects provide for error detection and compensation for a multiplexing transmitter. For example, a system can include an error detector circuit and a duty cycle correction circuit. The error detector circuit is configured to measure duty cycle error for a clock associated with a transmitter...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Various aspects provide for error detection and compensation for a multiplexing transmitter. For example, a system can include an error detector circuit and a duty cycle correction circuit. The error detector circuit is configured to measure duty cycle error for a clock associated with a transmitter to generate error detector output based on a clock pattern for output generated by the transmitter in response to a defined bit pattern. The duty cycle correction circuit is configured to adjust the clock associated with the transmitter based on the error detector output. Additionally or alternatively, the error detector circuit is configured to measure quadrature error between an in-phase clock and a quadrature clock in response to the defined bit pattern. Additionally or alternatively, the system can include a quadrature error correction circuit configured to adjust phase shift between the in-phase clock and the quadrature clock based on quadrature error.
Divers aspects de la présente invention concernent une détection et une compensation d'erreurs pour un émetteur multiplexeur. Par exemple, un système peut comprendre un circuit détecteur d'erreurs et un circuit de correction de rapport cyclique. Le circuit détecteur d'erreurs est configuré pour mesurer une erreur de rapport cyclique pour une horloge associée à un émetteur afin de générer une sortie du détecteur d'erreurs sur la base d'un modèle d'horloge pour une sortie générée par l'émetteur en réponse à une combinaison de bits définie. Le circuit de correction de rapport cyclique est configuré pour ajuster l'horloge associée à l'émetteur sur la base de la sortie du détecteur d'erreurs. De plus ou en variante, le circuit détecteur d'erreurs est configuré pour mesurer une erreur en quadrature entre une horloge en phase et une horloge en quadrature en réponse à la combinaison de bits définie. De plus ou en variante, le système peut comprendre un circuit de correction d'erreurs en quadrature configuré pour ajuster un déphasage entre l'horloge en phase et l'horloge en quadrature sur la base de l'erreur en quadrature. |
---|