MULTIPLE-BIT PARALLEL SUCCESSIVE APPROXIMATION (SA) FLASH ANALOG-TO-DIGITAL CONVERTER (ADC) CIRCUITS

Multiple-bit parallel successive approximation (SA) Flash analog-to-digital converter (ADC) circuits are disclosed. In one aspect, a multiple-bit parallel SA Flash ADC circuit includes a digital-to-analog converter (DAC) circuit that receives reference voltage and trial bit codes and generates DAC analog signals. The SA Flash ADC circuit includes parallel comparator stages, each including one or more comparator circuits equal to two (2) raised to a number of digital bits of the corresponding parallel comparator stage, quantity minus one (1). Each comparator circuit receives an analog input signal and corresponding DAC analog signal and generates a digital signal. The digital signal of each comparator circuit is logic high if the analog input signal has a greater voltage than the corresponding DAC analog signal, and logic low if the analog input signal has a smaller voltage. The digital signals corresponding to each parallel comparator stage are used to generate a digital output signal. L'invention concerne des circuits de convertisseur analogique-numérique (ADC) flash à approximations successives (SA) parallèles à bits multiples. Selon un aspect, un circuit ADC flash à SA parallèles à bits multiples comprend un circuit convertisseur numérique-analogique (DAC) qui reçoit une tension de référence et des codes binaires d'essai et génère des signaux analogiques de DAC. Le circuit ADC Flash SA comprend des étages de comparateur parallèles, chacun comprenant un ou plusieurs circuits comparateurs égal à deux (2) élevé à un nombre de bits numériques de l'étage de comparateur parallèle correspondant, quantité moins un (1). Chaque circuit comparateur reçoit un signal d'entrée analogique et un signal analogique DAC correspondant et génère un signal numérique. Le signal numérique de chaque circuit comparateur est d'un niveau logique haut si le signal d'entrée analogique présente une tension supérieure à celle du signal analogique DAC correspondant et un niveau logique bas si le signal d'entrée analogique a une tension inférieure. Les signaux numériques correspondant à chaque étage de comparateur parallèle sont utilisés pour générer un signal de sortie numérique.