HIGH-SPEED LOW-POWER LEVEL-SHIFTING CLOCK BUFFER

A DC-coupled buffer is provided with two switch transistors controlled by a delayed version of an output signal for the DC-coupled buffer. A first one of the switch transistors functions to cut off a current discharged into ground that would otherwise flow while an input signal for the DC-coupled buffer is discharged. A remaining second one of the switch transistors functions to increase the operating speed of the DC-coupled buffer. L'invention concerne une mémoire tampon couplée en courant continu, pourvue de deux transistors de commutation commandés par une version retardée d'un signal de sortie pour la mémoire tampon couplée en courant continu. Un premier des transistors de commutation fonctionne pour couper un courant déchargé vers la terre, qui autrement circulerait, pendant qu'un signal d'entrée pour la mémoire tampon couplée en courant continu est déchargé. Un second transistor restant des transistors de commutation fonctionne pour augmenter la vitesse de fonctionnement de la mémoire tampon couplée en courant continu.