SAMPLING APPARATUS FOR DETECTING A STARTING BYTE IN A HIGH-FREQUENCY SERIAL DATA STREAM

Abtastvorrichtung zur Detektion eines Start-Bytes in einem hochfrequenten seriellen Datenstrom Abtastvorrichtung (10) zur Detektion eines Start-Bytes in einem hochfrequenten seriellen Datenstrom (D), mit einer Detektionseinheit (16), die ausgebildet ist, das Start-Byte in dem Datenstrom (D) zu detektierenund einem Takt-Signal-Generator (18), der ausgebildet ist,der Detektionseinheit (16) ein zu dem Datenstrom (D) synchronisiertes hochfrequentes Takt-Signal (T1) bereitzustellen, wobei das Takt-Signal (T1) eine höhere Frequenz als der Datenstrom (D) aufweist,wobei die Detektionseinheit (16) durch eine einfache logische Detektionsschaltung (19) gebildet ist, die Additionsblöcke ausschließt. A sampling apparatus (10) for detecting a starting byte in a high-frequency serial data stream (D), having a detection unit (16), which is designed to detect the starting byte in the data stream (D), and a clock signal generator (18), which is designed to provide the detection unit (16) with a high-frequency clock signal (T1) synchronised to the data stream (D), wherein the clock signal (T1) has a higher frequency than the data stream (D), wherein the detection unit (16) is formed by a simple logical detection circuit (19) that excludes addition blocks. L'invention concerne un dispositif de balayage (10) destiné à détecter un bit de départ dans un flux de données série haute fréquence (D). Le dispositif est pourvu d'une unité de détection (16), qui est conçue pour détecter le bit de départ dans le flux de données (D) et d'un générateur (18) de signal d'horloge, qui est conçu pour fournir à l'unité de détection (16) un signal d'horloge (T1) haute fréquence synchronisé par rapport au flux de données (D), le signal d'horloge (T1) présentant une fréquence supérieure à celle du flux de données (D), l'unité de détection (16) étant formée par un circuit de détection (19) logique simple, qui exclut des blocs d'addition.