MULTI-MASTER SECURITY CIRCUIT

There is provided a System on Chip comprising at least two hardware masters, a security circuit, and a communication infrastructure for communication between the hardware masters and the security circuit, the communication infrastructure being based on a given interface communication protocol. Each hardware master is configured to send a request to the security circuit for execution of the request by the security circuit through the communication infrastructure, each request comprising at least one service identifier identifying a service. The security circuit may comprise a Secure Mailbox comprising a filter configured to filter the requests received from the hardware masters, the filter being configured to determine at least one indicator bit, in response to the receipt of a request from a hardware master, using at least a part of an identifier associated with the master, the indicator bit indicating whether the master is allowed access to the Security circuit, the identifier being an hardware identifier received with the request through the communication protocol, the filter filtering the requests based on the bit indicators determined for each request. The security circuit is further configured to execute the filtered requests. L'invention concerne un système sur puce comprenant au moins deux maîtres matériels, un circuit de sécurité, et une infrastructure de communication pour la communication entre les maîtres matériels et le circuit de sécurité, l'infrastructure de communication étant basée sur un protocole de communication d'interface donné. Chaque maître matériel est configuré pour envoyer une requête au circuit de sécurité en vue de l'exécution de la requête par le circuit de sécurité par l'intermédiaire de l'infrastructure de communication, chaque requête comprenant au moins un identifiant de service identifiant un service. Le circuit de sécurité peut comprendre une boîte aux lettres sécurisée comprenant un filtre configuré pour filtrer les requêtes reçues des maîtres matériels, le filtre étant configuré pour déterminer au moins un bit indicateur, en réponse à la réception d'une requête provenant d'un maître matériel, en utilisant au moins une partie d'un identifiant associé au maître, le bit indicateur indiquant si le maître est autorisé à accéder au circuit de sécurité, l'identifiant étant un identifiant matériel reçu avec la requête par le biais du protocole de communication, le filtre filtrant les requêtes sur la base des bits indicateurs dé