TRANSISTORS, ARRAYS OF TRANSISTORS, ARRAYS OF MEMORY CELLS INDIVIDUALLY COMPRISING A CAPACITOR AND AN ELEVATIONALLY-EXTENDING TRANSISTOR, AND METHODS OF FORMING AN ARRAY OF TRANSISTORS

A transistor comprises semiconductor material that is generally L-shaped or generally mirror L-shaped in at least one straight-line vertical cross-section thereby having an elevationally-extending stem and a base extending horizontally from a lateral side of the stem above a bottom of the stem. The...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: RAMASWAMY, Dural Vishak Nirmal
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A transistor comprises semiconductor material that is generally L-shaped or generally mirror L-shaped in at least one straight-line vertical cross-section thereby having an elevationally-extending stem and a base extending horizontally from a lateral side of the stem above a bottom of the stem. The semiconductor material of the stem comprises an upper source/drain region and a channel region there-below. The transistor comprises at least one of (a) and (b), where (a) : the semiconductor material of the stem comprises a lower source/drain region below the channel region, and (b) : the semiconductor material of the base comprises a lower source/drain region. A gate is operatively laterally adjacent the channel region of the stem. Other embodiments are disclosed, including arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor. Methods are disclosed. L'invention concerne un transistor comprenant un matériau semi-conducteur qui est généralement en forme de L ou généralement en forme de L dans au moins une section transversale verticale en ligne droite, ayant ainsi une tige s'étendant en hauteur et une base s'étendant horizontalement à partir d'un côté latéral de la tige au-dessus d'une partie inférieure de la tige. Le matériau semi-conducteur de la tige comprend une région de source/drain supérieure et une région de canal située au-dessous. Le transistor comprend au moins l'un parmi (a) et (b), où (a) : le matériau semi-conducteur de la tige comprend une région de source/drain inférieure au-dessous de la région de canal, et (b) : le matériau semi-conducteur de la base comprend une région de source/drain inférieure. Une grille est fonctionnellement latéralement adjacente à la région de canal de la tige. D'autres modes de réalisation sont décrits, comprenant des réseaux de cellules de mémoire comprenant individuellement un condensateur et un transistor s'étendant en hauteur. L'invention concerne également des procédés.