ENFORCING CENTRAL PROCESSING UNIT QUALITY OF SERVICE GUARANTEES WHEN SERVICING ACCELERATOR REQUESTS

Systems, apparatuses, and methods for enforcing processor quality of service guarantees when servicing system service requests (SSRs) are disclosed. A system includes a first processor executing an operating system and a second processor executing an application which generates SSRs for the first pr...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: GREATHOUSE, Joseph Lee, BASU, Arkaprava
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Systems, apparatuses, and methods for enforcing processor quality of service guarantees when servicing system service requests (SSRs) are disclosed. A system includes a first processor executing an operating system and a second processor executing an application which generates SSRs for the first processor to service. The first processor monitors the number of cycles spent servicing SSRs over a previous time interval, and if this number of cycles is above a threshold, the first processor starts delaying the servicing of subsequent SSRs In one implementation, if the previous delay was non-zero, the first processor increases the delay used in the servicing of subsequent SSRs. If the number of cycles is less than or equal to the threshold, then the first processor services SSRs without delay. As the delay is increased, the second processor begins to stall and its SSR generation rate falls, reducing the load on the first processor. L'invention concerne des systèmes, des appareils et des procédés de respect de garanties de qualité de service de processeur lors de la desserte de demandes de service de système (SSR). Un système contient un premier processeur exécutant un système d'exploitation et un deuxième processeur exécutant une application qui produit des SSR devant êtres desservies par le premier processeur. Le premier processeur surveille le nombre de cycles utilisés pour la desserte des SSR sur un intervalle de temps précédent, et si ce nombre de cycles est supérieur à un seuil, le premier processeur commence à retarder la desserte des SSR ultérieures. Dans un mode de réalisation, si le retard précédent était non nul, le premier processeur augmente le retard utilisé pour la desserte des SSR ultérieures. Si le nombre de cycles est inférieur ou égal au seuil, alors le premier processeur dessert les SSR sans retard. À mesure de l'augmentation du retard, le deuxième processeur commence à stagner et son taux de production de SSR diminue, ce qui réduit la charge du premier processeur.