CO-PLACEMENT OF RESISTOR AND OTHER DEVICES TO IMPROVE AREA & PERFORMANCE

Co-placement of resistor and other devices to improve area and performance is disclosed. In one implementation, a semiconductor circuit includes a resistor residing on a back end of line (BEOL) resistor layer, a plurality of interlevel metal vias coupling the BEOL resistor layer to one or more metal layers underneath the BEOL resistor layer, and a diode residing on a silicon substrate underneath the one or more metal layers, wherein a planar surface of the diode and a planar surface of the resistor at least partially overlap with each other, and the diode and the resistor are coupled to each other through the plurality of interlevel metal vias. L'invention concerne le co-placement d'une résistance et d'autres dispositifs pour améliorer la zone et les performances. Dans un mode de réalisation, un circuit semi-conducteur comprend une résistance résidant sur une couche de résistance d'extrémité arrière de ligne (BEOL), une pluralité de trous d'interconnexion métalliques de niveau intermédiaire couplant la couche de résistance BEOL à une ou plusieurs couches métalliques sous la couche de résistance BEOL, et une diode située sur un substrat de silicium sous lesdites couches métalliques, une surface plane de la diode et une surface plane de la résistance se chevauchant au moins partiellement l'une avec l'autre, et la diode et la résistance étant couplées l'une à l'autre par l'intermédiaire de la pluralité de trous d'interconnexion métalliques de niveau intermédiaire.