FLOATING GATE SPACER FOR CONTROLLING A SOURCE REGION FORMATION IN A MEMORY CELL

A method is provided for forming an integrated circuit memory cell, e.g., flash memory cell. A pair of spaced-apart floating gate structures may be formed over a substrate. A non-conformal spacer layer may be formed over the structure, and may include spacer sidewall regions laterally adjacent the f...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: WALLS, James, KABEER, Sajid, HYMAS, Mel
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator WALLS, James
KABEER, Sajid
HYMAS, Mel
description A method is provided for forming an integrated circuit memory cell, e.g., flash memory cell. A pair of spaced-apart floating gate structures may be formed over a substrate. A non-conformal spacer layer may be formed over the structure, and may include spacer sidewall regions laterally adjacent the floating gate sidewalls. A source implant may be performed, e.g., via HVII, to define a source implant region in the substrate. The spacer sidewall region substantially prevents penetration of source implant material, such that the source implant region is self-aligned by the spacer sidewall region. The source implant material diffuses laterally to extend partially under the floating gate. Using the non-conformal spacer layer, including the spacer sidewall regions, may (a) protect the upper corner, or "tip" of the floating gate from rounding and (b) provide lateral control of the source junction edge location under each floating gate. L'invention concerne un procédé de formation d'une cellule de mémoire à circuit intégré, par exemple une cellule de mémoire flash. Une paire de structures de grille flottante espacées l'une de l'autre peut être formée sur un substrat. Une couche d'espaceur non conforme peut être formée sur la structure, et peut comporter des zones de paroi latérale d'espaceur latéralement adjacentes aux parois latérales de grille flottante. Une implantation de source peut être réalisée, par exemple par HVII, pour définir une zone d'implantation de source dans le substrat. La zone de paroi latérale d'espaceur empêche sensiblement la pénétration d'un matériau d'implantation de source, de telle sorte que la zone d'implantation de source soit auto-alignée par la zone de paroi latérale d'espaceur. Le matériau d'implantation de source se diffuse latéralement pour s'étendre partiellement sous la grille flottante. L'utilisation de la couche d'espaceur non conforme, comprenant les zones de paroi latérale d'espaceur, peut (a) protéger le coin supérieur ou « pointe » de la grille flottante contre un arrondissement et (b) assurer une maîtrise latérale de l'emplacement du bord d'une jonction de source sous chaque grille flottante.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2019160832A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2019160832A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2019160832A13</originalsourceid><addsrcrecordid>eNrjZPB38_F3DPH0c1dwdwxxVQgOcHR2DVJw8w9ScPb3Cwny9_EByTkqBPuHBjm7KgS5unv6-4HkfYG6gCxPP6Ckr6uvf1CkgrOrjw8PA2taYk5xKi-U5mZQdnMNcfbQTS3Ij08tLkhMTs1LLYkP9zcyMLQ0NDOwMDZyNDQmThUA2g0vYQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>FLOATING GATE SPACER FOR CONTROLLING A SOURCE REGION FORMATION IN A MEMORY CELL</title><source>esp@cenet</source><creator>WALLS, James ; KABEER, Sajid ; HYMAS, Mel</creator><creatorcontrib>WALLS, James ; KABEER, Sajid ; HYMAS, Mel</creatorcontrib><description>A method is provided for forming an integrated circuit memory cell, e.g., flash memory cell. A pair of spaced-apart floating gate structures may be formed over a substrate. A non-conformal spacer layer may be formed over the structure, and may include spacer sidewall regions laterally adjacent the floating gate sidewalls. A source implant may be performed, e.g., via HVII, to define a source implant region in the substrate. The spacer sidewall region substantially prevents penetration of source implant material, such that the source implant region is self-aligned by the spacer sidewall region. The source implant material diffuses laterally to extend partially under the floating gate. Using the non-conformal spacer layer, including the spacer sidewall regions, may (a) protect the upper corner, or "tip" of the floating gate from rounding and (b) provide lateral control of the source junction edge location under each floating gate. L'invention concerne un procédé de formation d'une cellule de mémoire à circuit intégré, par exemple une cellule de mémoire flash. Une paire de structures de grille flottante espacées l'une de l'autre peut être formée sur un substrat. Une couche d'espaceur non conforme peut être formée sur la structure, et peut comporter des zones de paroi latérale d'espaceur latéralement adjacentes aux parois latérales de grille flottante. Une implantation de source peut être réalisée, par exemple par HVII, pour définir une zone d'implantation de source dans le substrat. La zone de paroi latérale d'espaceur empêche sensiblement la pénétration d'un matériau d'implantation de source, de telle sorte que la zone d'implantation de source soit auto-alignée par la zone de paroi latérale d'espaceur. Le matériau d'implantation de source se diffuse latéralement pour s'étendre partiellement sous la grille flottante. L'utilisation de la couche d'espaceur non conforme, comprenant les zones de paroi latérale d'espaceur, peut (a) protéger le coin supérieur ou « pointe » de la grille flottante contre un arrondissement et (b) assurer une maîtrise latérale de l'emplacement du bord d'une jonction de source sous chaque grille flottante.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2019</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20190822&amp;DB=EPODOC&amp;CC=WO&amp;NR=2019160832A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25562,76317</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20190822&amp;DB=EPODOC&amp;CC=WO&amp;NR=2019160832A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>WALLS, James</creatorcontrib><creatorcontrib>KABEER, Sajid</creatorcontrib><creatorcontrib>HYMAS, Mel</creatorcontrib><title>FLOATING GATE SPACER FOR CONTROLLING A SOURCE REGION FORMATION IN A MEMORY CELL</title><description>A method is provided for forming an integrated circuit memory cell, e.g., flash memory cell. A pair of spaced-apart floating gate structures may be formed over a substrate. A non-conformal spacer layer may be formed over the structure, and may include spacer sidewall regions laterally adjacent the floating gate sidewalls. A source implant may be performed, e.g., via HVII, to define a source implant region in the substrate. The spacer sidewall region substantially prevents penetration of source implant material, such that the source implant region is self-aligned by the spacer sidewall region. The source implant material diffuses laterally to extend partially under the floating gate. Using the non-conformal spacer layer, including the spacer sidewall regions, may (a) protect the upper corner, or "tip" of the floating gate from rounding and (b) provide lateral control of the source junction edge location under each floating gate. L'invention concerne un procédé de formation d'une cellule de mémoire à circuit intégré, par exemple une cellule de mémoire flash. Une paire de structures de grille flottante espacées l'une de l'autre peut être formée sur un substrat. Une couche d'espaceur non conforme peut être formée sur la structure, et peut comporter des zones de paroi latérale d'espaceur latéralement adjacentes aux parois latérales de grille flottante. Une implantation de source peut être réalisée, par exemple par HVII, pour définir une zone d'implantation de source dans le substrat. La zone de paroi latérale d'espaceur empêche sensiblement la pénétration d'un matériau d'implantation de source, de telle sorte que la zone d'implantation de source soit auto-alignée par la zone de paroi latérale d'espaceur. Le matériau d'implantation de source se diffuse latéralement pour s'étendre partiellement sous la grille flottante. L'utilisation de la couche d'espaceur non conforme, comprenant les zones de paroi latérale d'espaceur, peut (a) protéger le coin supérieur ou « pointe » de la grille flottante contre un arrondissement et (b) assurer une maîtrise latérale de l'emplacement du bord d'une jonction de source sous chaque grille flottante.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2019</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZPB38_F3DPH0c1dwdwxxVQgOcHR2DVJw8w9ScPb3Cwny9_EByTkqBPuHBjm7KgS5unv6-4HkfYG6gCxPP6Ckr6uvf1CkgrOrjw8PA2taYk5xKi-U5mZQdnMNcfbQTS3Ij08tLkhMTs1LLYkP9zcyMLQ0NDOwMDZyNDQmThUA2g0vYQ</recordid><startdate>20190822</startdate><enddate>20190822</enddate><creator>WALLS, James</creator><creator>KABEER, Sajid</creator><creator>HYMAS, Mel</creator><scope>EVB</scope></search><sort><creationdate>20190822</creationdate><title>FLOATING GATE SPACER FOR CONTROLLING A SOURCE REGION FORMATION IN A MEMORY CELL</title><author>WALLS, James ; KABEER, Sajid ; HYMAS, Mel</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2019160832A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2019</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>WALLS, James</creatorcontrib><creatorcontrib>KABEER, Sajid</creatorcontrib><creatorcontrib>HYMAS, Mel</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>WALLS, James</au><au>KABEER, Sajid</au><au>HYMAS, Mel</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>FLOATING GATE SPACER FOR CONTROLLING A SOURCE REGION FORMATION IN A MEMORY CELL</title><date>2019-08-22</date><risdate>2019</risdate><abstract>A method is provided for forming an integrated circuit memory cell, e.g., flash memory cell. A pair of spaced-apart floating gate structures may be formed over a substrate. A non-conformal spacer layer may be formed over the structure, and may include spacer sidewall regions laterally adjacent the floating gate sidewalls. A source implant may be performed, e.g., via HVII, to define a source implant region in the substrate. The spacer sidewall region substantially prevents penetration of source implant material, such that the source implant region is self-aligned by the spacer sidewall region. The source implant material diffuses laterally to extend partially under the floating gate. Using the non-conformal spacer layer, including the spacer sidewall regions, may (a) protect the upper corner, or "tip" of the floating gate from rounding and (b) provide lateral control of the source junction edge location under each floating gate. L'invention concerne un procédé de formation d'une cellule de mémoire à circuit intégré, par exemple une cellule de mémoire flash. Une paire de structures de grille flottante espacées l'une de l'autre peut être formée sur un substrat. Une couche d'espaceur non conforme peut être formée sur la structure, et peut comporter des zones de paroi latérale d'espaceur latéralement adjacentes aux parois latérales de grille flottante. Une implantation de source peut être réalisée, par exemple par HVII, pour définir une zone d'implantation de source dans le substrat. La zone de paroi latérale d'espaceur empêche sensiblement la pénétration d'un matériau d'implantation de source, de telle sorte que la zone d'implantation de source soit auto-alignée par la zone de paroi latérale d'espaceur. Le matériau d'implantation de source se diffuse latéralement pour s'étendre partiellement sous la grille flottante. L'utilisation de la couche d'espaceur non conforme, comprenant les zones de paroi latérale d'espaceur, peut (a) protéger le coin supérieur ou « pointe » de la grille flottante contre un arrondissement et (b) assurer une maîtrise latérale de l'emplacement du bord d'une jonction de source sous chaque grille flottante.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2019160832A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title FLOATING GATE SPACER FOR CONTROLLING A SOURCE REGION FORMATION IN A MEMORY CELL
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-10T06%3A43%3A33IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=WALLS,%20James&rft.date=2019-08-22&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2019160832A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true