MEMORY CELL WITH ASYMMETRIC WORD LINE AND ERASE GATE FOR DECOUPLED PROGRAM ERASE PERFORMANCE

A memory cell, e.g., a flash memory cell, includes a substrate, a floating gate formed over the substrate, and a word line and an erase gate formed over the floating gate. The word line overlaps the floating gate by a first lateral overlap distance, and the erase gate overlaps the floating gate by a second lateral overlap distance that is substantially greater than the first lateral distance. This configuration allows the program and erase coupling to the floating gate to be optimized independently, e.g., to decrease or minimize the program current and/or increase or maximize the erase current for the cell. L'invention concerne une cellule de mémoire, par exemple une cellule de mémoire flash, comprenant un substrat, une grille flottante formée sur le substrat et une ligne de mots ainsi qu'une grille d'effacement formées sur la grille flottante. La ligne de mots chevauche la grille flottante sur une première distance de chevauchement latérale, et la grille d'effacement chevauche la grille flottante sur une seconde distance de chevauchement latérale qui est sensiblement supérieure à la première distance latérale. Cette configuration permet d'optimiser indépendamment le couplage de programme et d'effacement sur la grille flottante, par exemple, de réduire ou de réduire au minimum le courant de programme et/ou d'augmenter ou d'élever au maximum le courant d'effacement de la cellule.