SCHEDULING MEMORY REQUESTS WITH NON-UNIFORM LATENCIES

Systems, apparatuses, and methods for performing scheduling memory requests for issue to two different memory types are disclosed. A computing system includes one or more clients for processing applications. A heterogeneous memory channel within a memory controller transfers memory traffic between t...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: BALAKRISHNAN, Kedarnath, MAGRO, James Raymond
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Systems, apparatuses, and methods for performing scheduling memory requests for issue to two different memory types are disclosed. A computing system includes one or more clients for processing applications. A heterogeneous memory channel within a memory controller transfers memory traffic between the memory controller and a memory bus connected to each of a first memory and a second memory different from the first memory. The memory controller determines a next given point in time that does not already have read response data scheduled to be driven on the memory bus. The memory controller determines whether there is time to schedule a first memory access command for accessing the first memory and a second memory access command for accessing the second memory. If there is sufficient time for each, then one of the access commands is selected based on weighted criteria. La présente invention concerne des systèmes, des appareils et des procédés pour réaliser une planification de demandes de mémoire à fournir à deux types différents de mémoires. Un système informatique comprend un ou plusieurs clients pour traiter des applications. Un canal de mémoire hétérogène à l'intérieur d'un contrôleur de mémoire transfère un trafic de mémoire entre le contrôleur de mémoire et un bus de mémoire connecté à une première mémoire et à une seconde mémoire différente de la première mémoire. Le contrôleur de mémoire détermine un prochain instant qui n'a pas déjà des données de réponse lues, planifiées pour être envoyées sur le bus de mémoire. Le contrôleur de mémoire détermine s'il est temps de planifier une première commande d'accès mémoire pour accéder à la première mémoire et une seconde commande d'accès mémoire pour accéder à la seconde mémoire. S'il y a suffisamment de temps pour chaque commande d'accès, alors une commande d'accès est sélectionnée sur la base de critères pondérés.