WAFER ARRANGEMENT, METHOD OF MAKING SAME AND HYBRID FILTER

A wafer arrangement comprises a carrier wafer (CW) having a top surface divided into a regular pattern (RP) of first (SA1, ARS) and second surface areas (SA2, PES), wherein each first surface area is assigned to an adjacently applied respective separate second surface area to form together a combined filter area. Spots of thin film piezoelectric material are bonded to the first surface areas. Circuits of LC elements (PES) are formed integrally on the second surface areas from a multi-level metallization (ML1, ML2). The LC elements of each metallization level being embedded in a dielectric. L'invention concerne une disposition de tranche comprenant une tranche de support (CW) ayant une surface supérieure divisée en un motif régulier (RP) d'une première (SA1, ARS) et d'une seconde zone de surface (SA2, PES), chaque première zone de surface étant attribuée à une seconde zone de surface séparée respective appliquée de manière adjacente pour former une zone de filtre combinée. Des points du matériau piézoélectrique à film mince sont liés aux premières zones de surface. Des circuits d'éléments LC (PES) sont formés d'un seul tenant sur les secondes zones de surface à partir d'une métallisation à niveaux multiples (ML1, ML2). Les éléments LC de chaque niveau de métallisation sont intégrés dans un diélectrique.