DATA-PROCESSING APPARATUS, DATA TRANSMISSION METHOD, AND COMPUTING SYSTEM THEREOF

A data-processing apparatus includes a plurality of integrated circuit chips connected in series. The plurality of integrated circuit chips include a first-stage integrated circuit chip and one or more non-first-stage integrated circuit chips. Each non-first-stage integrated circuit chip has a corresponding preceding-stage integrated circuit chip in an upstream communication direction within the plurality of integrated circuit chips. The first-stage integrated circuit chip is configured to receive a command signal from a control unit, transmit the command to the one or more non-first-stage integrated circuit chips, and return a computation result to the control unit. Each of the plurality of integrated circuit chips includes a busy-signal input pin and a busy-signal output pin; and the busy-signal input pin of each non-first-stage integrated circuit chip corresponds to the busy-signal output pin of its corresponding preceding-stage integrated circuit chip. La présente invention concerne un appareil de traitement de données comprenant une pluralité de puces à circuit intégré connectées en série. La pluralité de puces à circuit intégré comprennent une puce à circuit intégré de premier étage et une ou plusieurs puces à circuit intégré qui ne sont pas de premier étage. Chaque puce à circuit intégré qui n'est pas de premier étage a une puce à circuit intégré d'étage précédent correspondante dans une direction de communication en amont, parmi la pluralité de puces à circuit intégré. La puce à circuit intégré de premier étage est configurée pour recevoir un signal de commande provenant d'une unité de commande, pour transmettre la commande auxdites puces à circuit intégré qui ne sont pas de premier étage, et pour renvoyer un résultat de calcul à l'unité de commande. Chaque puce de la pluralité de puces à circuit intégré comprend une broche d'entrée de signal d'occupation et une broche de sortie de signal d'occupation ; et la broche d'entrée de signal d'occupation de chaque puce à circuit intégré qui n'est pas de premier étage correspond à la broche de sortie de signal d'occupation de sa puce à circuit intégré d'étage précédent correspondante.