MECHANISMS FOR FPGA CHAINING AND UNIFIED FPGA VIEWS TO COMPOSED SYSTEM HOSTS

Mechanisms for Field Programmable Gate Array (FPGA) chaining and unified FPGA views to a composed system hosts and associated methods, apparatus, systems and software A rack is populated with pooled system drawers including pooled compute drawers and pooled FPGA drawers communicatively coupled via input-output (IO) cables. The FPGA resources in the pooled system drawers are enumerated, identifying a location of type of each FPGA and whether it is a chainable FPGA. Intra-drawer chaining mechanisms are identified for the chainable FPGAs in each pooled compute and pooled FPGA drawer. Inter-drawer chaining mechanism are also identified for chaining FPGAs in separate pooled system drawers. The enumerated FPGA and chaining mechanism data is aggregated to generate a unified system view of the FPGA resources and their chaining mechanisms. Based on available compute nodes and FPGAs in the unified system view, new compute nodes are composed using chained FPGAs. The chained FPGAs are exposed to a hypervisor or operating system virtualization layer, or to an operating system hosted by the composed compute node as a virtual monolithic FPGA or multiple local FPGAs. L'invention porte sur des mécanismes pour chaînage de circuits intégrés prédiffusés programmables (FPGA) et vues de FPGA unifiées destinées à des hôtes de système composés, et sur des procédés, des appareils, des systèmes et des logiciels associés. Un bâti est peuplé avec des tiroirs de système partagé comprenant des tiroirs de calcul partagé et des tiroirs de FPGA partagés couplés en communication par l'intermédiaire de câbles d'entrée-sortie (E/S).Les ressources FPGA dans les tiroirs de système partagé sont énumérées, identifiant un emplacement de type de chaque FPGA et s'il s'agit d'un FPGA pouvant être chaîné. Des mécanismes de chaînage intra-tiroir sont identifiés pour les FPGA pouvant être chaînés dans chaque tiroir de calcul partagé et de FPGA partagés. Des mécanismes de chaînage inter-tiroir sont également identifiés pour chaîner des FPGA présents dans des tiroirs de système partagé séparés. Les données de FPGA et de mécanisme de chaînage énumérées sont agrégées pour générer une vue de système unifiée des ressources FPGA et de leurs mécanismes de chaînage. Sur la base de nœuds de calcul et de FPGA disponibles dans la vue de système unifiée, de nouveaux nœuds de calcul sont composés à l'aide de FPGA chaînés. Les FPGA chaînés sont rendus visibles à une couche de virtualisation d'hyperviseur ou de systèm