ADAPTIVE VOLTAGE SCALING METHODS AND SYSTEMS THEREFOR

The present techniques disclose a logic gate for an adaptive voltage scaling monitor, the logic gate comprising an inverting output and further comprising an imbalance between the drive strength of an NMOS component and a PMOS component thereof, and wherein the imbalance is operable to cause a switching delay of the gate to be primarily dependent on one of the NMOS component or the PMOS component. Les présentes techniques concernent une porte logique pour un moniteur de mise à l'échelle de tension adaptative, la porte logique comprenant une sortie inverseuse et comprenant en outre un déséquilibre entre l'intensité d'attaque d'un composant NMOS et d'un composant PMOS de celle-ci, et le déséquilibre étant utilisable pour amener un retard de commutation de la grille à être principalement dépendant du composant NMOS ou du composant PMOS.