METHOD FOR PRODUCING ONE OR A PLURALITY OF SEMICONDUCTOR CHIPS, AND SEMICONDUCTOR CHIP

Es wird ein Halbleiterchip (10) mit einem Träger (1) und einem darauf angeordneten Halbleiterkörper (2) angegeben. Der Halbleiterkörper weist eine dem Träger zugewandte erste Halbleiterschicht (21), eine dem Träger abgewandte zweite Halbleiterschicht (22) und eine dazwischenliegende aktive Zone (23) auf. Zumindest eine zur elektrischen Kontaktierung der ersten Halbleiterschicht eingerichtete Stromaufweitungsschicht (32) ist zwischen dem Träger und dem Halbleiterkörper angeordnet. Bevorzugt weist die Stromaufweitungsschicht eine vertikale Schichtdicke (D32) von mindestens 500 nm auf. Eine zur elektrischen Kontaktierung der zweiten Halbleiterschicht eingerichtete Metallschicht (5) ist zwischen dem Träger und der Stromaufweitungsschicht angeordnet, wobei die Metallschicht die Stromaufweitungsschicht vollständig bedeckt. Eine Isolierungsschicht (4) ist in vertikaler Richtung zwischen der Stromaufweitungsschicht und der Metallschicht angeordnet, wobei die Isolierungsschicht die Stromaufweitungsschicht vollständig bedeckt, sodass die Metallschicht von der Stromaufweitungsschicht elektrisch isoliert ist. Insbesondere weist der Isolierungsschicht (4) oder die Metallschicht (5) eine dem Halbleiterkörper abgewandte planarisierte Oberfläche (4B, 5B) auf. Des Weiteren wird ein Verfahren zur Herstellung eines oder einer Mehrzahl solcher Halbleiterchips angegeben. The invention relates to a semiconductor chip (10) comprising a substrate (1) and a semiconductor body (2) positioned thereon. The semiconductor body has a first semiconductor layer (21) facing the substrate, a second semiconductor layer (22) facing away from the substrate, and an active zone (23) lying therebetween. At least one current spreading layer (32) designed to electrically contact the first semiconductor layer is positioned between the substrate and the semiconductor body. Preferably the current spreading layer has a vertical layer thickness (D32) of at least 500 nm. A metal layer (5) designed to electrically contact the second semiconductor layer is positioned between the substrate and the current spreading layer, the metal layer completely covering the current spreading layer. An insulating layer (4) is positioned between the current spreading layer and the metal layer in the vertical direction, the insulating layer completely covering the current spreading layer so that the metal layer is electrically insulated from the current spreading layer. In particular, the insulating layer (4) or the metal