DELAY-LOCKED LOOP (DLL) WITH DIFFERENTIAL DELAY LINES

An integrated circuit is disclosed that implements a delay locked loop with differential delay lines. In an example aspect, the integrated circuit includes a first delay line, a second delay line, and control circuitry. The first and second delay lines are coupled to a reference clock source to receive a reference clock. The first delay line produces a first delayed signal that is delayed relative to the reference clock by a first delay amount. The second delay line produces a second delayed signal that is delayed relative to the reference clock by a second delay amount. The control circuitry is coupled to the first and second delay lines. The control circuitry is configured to receive the first delayed signal, to receive the second delayed signal, and to adjust the first delay amount or the second delay amount based on the first delayed signal and the second delayed signal. Cette invention concerne un circuit intégré qui met en œuvre une boucle à verrouillage de retard avec des lignes de retard différentielles. Selon un aspect cité à titre d'exemple, le circuit intégré comprend une première ligne de retard, une seconde ligne de retard et un circuit de commande. Les première et seconde lignes de retard sont couplées à une source d'horloge de référence pour recevoir une horloge de référence. La première ligne de retard produit un premier signal retardé qui est retardé par rapport à l'horloge de référence par une première grandeur de retard. La seconde ligne de retard produit un second signal retardé qui est retardé par rapport à l'horloge de référence par une seconde grandeur de retard. Le circuit de commande est couplé aux première et seconde lignes de retard. Le circuit de commande est configuré pour recevoir le premier signal retardé, pour recevoir le second signal retardé, et pour ajuster la première grandeur de retard ou la seconde grandeur de retard sur la base du premier signal retardé et du second signal retardé.