METHOD OF FORMING HIGH-VOLTAGE TRANSISTOR WITH THIN GATE POLY

A semiconductor device and method of fabricating the same are disclosed. The method includes depositing a polysilicon gate layer over a gate dielectric formed over a surface of a substrate in a peripheral region, forming a dielectric layer over the polysilicon gate layer and depositing a height-enhancing (HE) film over the dielectric layer. The HE film, the dielectric layer, the polysilicon gate layer and the gate dielectric are then patterned for a high-voltage Field Effect Transistor (HVFET) gate to be formed in the peripheral region. A high energy implant is performed to form at least one lightly doped region in a source or drain region in the substrate adjacent to the HVFET gate. The HE film is then removed, and a low voltage (LV) logic FET formed on the substrate in the peripheral region. In one embodiment, the LV logic FET is a high-k metal-gate logic FET. L'invention concerne un dispositif à semi-conducteur et son procédé de fabrication. Le procédé comprend le dépôt d'une couche de grille en polysilicium sur un diélectrique de grille formé sur une surface d'un substrat dans une région périphérique, la formation d'une couche diélectrique sur la couche de grille en polysilicium, et le dépôt d'un film d'augmentation de la hauteur (HE) sur la couche diélectrique. Le film HE, la couche diélectrique, la couche de grille en polysilicium et le diélectrique de grille sont ensuite modelés pour qu'une grille de Transistor à effet de champ à haute tension (HVFET) puisse être formée dans la région périphérique. Un implant à haute énergie est réalisé pour former au moins une région légèrement dopée dans une région de source ou de drain dans le substrat adjacente à la grille HVFET. Le film HE est ensuite retiré, et un FET logique à basse tension (LV) est formé sur le substrat dans la région périphérique. Dans un mode de réalisation, le FET logique LV est un FET logique à grille métallique à k élevé.