REDUCING METADATA SIZE USED FOR ADDRESS MAPPING IN COMPRESSED MEMORY SYSTEMS OF PROCESSOR-BASED SYSTEMS
Reducing metadata size in compressed memory systems of processor-based systems is disclosed. In one aspect, a compressed memory system provides 2N compressed data regions, corresponding 2N sets of free memory lists, and a metadata circuit. The metadata circuit associates virtual addresses with abbre...
Gespeichert in:
Hauptverfasser: | , , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Reducing metadata size in compressed memory systems of processor-based systems is disclosed. In one aspect, a compressed memory system provides 2N compressed data regions, corresponding 2N sets of free memory lists, and a metadata circuit. The metadata circuit associates virtual addresses with abbreviated physical addresses, which omit N upper bits of corresponding full physical addresses, of memory blocks of the 2N compressed data regions. A compression circuit of the compressed memory system receives a memory access request including a virtual address, and selects one of the 2N compressed data regions and one of the 2N sets of free memory lists based on a modulus of the virtual address and 2N. The compression circuit retrieves an abbreviated physical address corresponding to the virtual address from the metadata circuit, and performs a memory access operation on a memory block associated with the abbreviated physical address in the selected compressed data region.
L'invention concerne la réduction de la taille des métadonnées dans des systèmes de mémoire compressée de systèmes basés sur un processeur. Selon un aspect, un système de mémoire compressée fournit 2N régions de données compressées, 2N ensembles de listes de mémoires libres correspondants et un circuit de métadonnées. Le circuit de métadonnées associe des adresses virtuelles à des adresses physiques abrégées, qui omettent les N bits supérieurs des adresses physiques complètes correspondantes, de blocs de mémoire des 2N régions de données compressées. Un circuit de compression du système de mémoire compressée reçoit une demande d'accès à la mémoire contenant une adresse virtuelle, et sélectionne l'une des 2N régions de données compressées et l'un des 2N ensembles de listes de mémoires libres sur la base d'un module de l'adresse virtuelle et de 2N. Le circuit de compression récupère une adresse physique abrégée correspondant à l'adresse virtuelle à partir du circuit de métadonnées et effectue une opération d'accès à la mémoire sur un bloc de mémoire associé à l'adresse physique abrégée dans la région de données compressées sélectionnée. |
---|