ARCHITECTED STATE RETENTION

Systems, apparatuses, and methods for retaining architected state for relatively frequent switching between sleep and active operating states are described. A processor receives an indication to transition from an active state to a sleep state. The processor stores a copy of a first subset of the architected state information in on-die storage elements capable of retaining storage after power is turned off. The processor supports programmable input/output (PIO) access of particular stored information during the sleep state. When a wakeup event is detected, circuitry within the processor is powered up again. A boot sequence and recovery of architected state from off-chip memory are not performed. Rather than fetch from a memory location pointed to by a reset base address register, the processor instead fetches an instruction from a memory location pointed to by a restored program counter of the retained subset of the architected state information. L'invention concerne des systèmes, des appareils et des procédés pour retenir un état structuré pour une commutation relativement fréquente entre des états opérationnel en veille et actif. Un processeur reçoit une indication pour passer d'un état actif à un état de veille. Le processeur stocke une copie d'un premier sous-ensemble des informations d'état structuré dans des éléments de stockage intégrés aptes à maintenir le stockage après la déconnexion de la source d'énergie. Le processeur prend en charge l'accès d'entrée/sortie programmable (PIO) d'informations stockées particulières pendant l'état de veille. Lorsqu'un événement de réveil est détecté, des circuits à l'intérieur du processeur sont de nouveau alimentés. Une séquence de démarrage et une récupération de l'état structuré à partir d'une mémoire non intégrée ne sont pas effectuées. Plutôt que d'extraire depuis un emplacement de mémoire pointé par un registre d'adresse de base de réinitialisation, le processeur extrait plutôt une instruction d'un emplacement de mémoire pointé par un compteur de programme restauré du sous-ensemble retenu des informations d'état structuré.