ARRANGEMENT TO CALIBRATE A CAPACITIVE SENSOR INTERFACE

An arrangement (2) to calibrate a capacitive sensor interface (1) comprises a capacitive sensor (10) having a capacitance (cmem, cmemsp, cmemsm) and a charge storing circuit (20) having a changeable capacitance (cdum, cdump, cdumm). A test circuit (30) applies a test signal (vtst) to the capacitive...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	CHRISTEN, Thomas, STEELE, Colin, BLATTMANN, Rene, NIEDERBERGER, Mark
Format:	Patent
Sprache:	eng ; fre
Schlagworte:	ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVEREDIN A SINGLE OTHER SUBCLASS MEASURING MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR PHYSICS TARIFF METERING APPARATUS TESTING
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	An arrangement (2) to calibrate a capacitive sensor interface (1) comprises a capacitive sensor (10) having a capacitance (cmem, cmemsp, cmemsm) and a charge storing circuit (20) having a changeable capacitance (cdum, cdump, cdumm). A test circuit (30) applies a test signal (vtst) to the capacitive sensor (10) and the charge storing circuit (20). An amplifier circuit (40) has a first input connection (E40a) coupled to the capacitive sensor (10) and a second input connection (E40b) coupled to the charge storing circuit (20). The amplifier circuit (40) provides an output signal (Vout) in dependence on a first input signal (ΔVerr1) applied to the first input connection (E40a) and a second input signal (ΔVerr2) applied to the second input connection (E40b). A control circuit (60) is configured to trim the capacitance (cdum, cdump, cdumm) of the charge storing circuit (20) such that the level of the output signal (Vout) tends to the level of zero. La présente invention concerne un agencement (2) pour étalonner une interface de capteur capacitif (1) comprenant un capteur capacitif (10) ayant une capacité (cmem, cmemsp, cmemsm) et un circuit de stockage de charge (20) ayant une capacité variable (cdum, cbenne, cdumm). Un circuit de test (30) applique un signal de test (vtst) au capteur capacitif (10) et au circuit de stockage de charge (20). Un circuit amplificateur (40) comprend une première connexion d'entrée (E40a) couplée au capteur capacitif (10) et une seconde connexion d'entrée (E40b) couplée au circuit de stockage de charge (20). Le circuit amplificateur (40) fournit un signal de sortie (Vout) en fonction d'un premier signal d'entrée (ΔVerr1) appliqué à la première connexion d'entrée (E40a) et d'un second signal d'entrée (ΔVerr2) appliqué à la seconde connexion d'entrée (E40b). Un circuit de commande (60) est configuré pour ajuster la capacité (cdum, cdump, cdumm) du circuit de stockage de charge (20) de façon que le niveau du signal de sortie (Vout) tend vers le niveau zéro.