SEMICONDUCTOR DEVICE

This semiconductor device is provided with: a semiconductor substrate (11) which is a drift layer (12); a base layer (13); a plurality of trenches (14); an emitter region (15); an emitter electrode (20); a collector layer (30); a collector electrode (31); a main gate electrode (18a) that generates an inversion layer and a dummy gate electrode (18b) that does not generate the inversion layer; a shared gate pad (21a); a first element (24, 33) that is formed between the dummy gate electrode and the gate pad and that blocks or limits electrical continuity when a first voltage is applied, and permits electrical continuity when a second voltage having a reversed polarity is applied; and a second element (25, 34) that is formed between the emitter electrode and a contact point between the dummy gate electrode and the first element, and that permits electrical continuity when the first voltage is applied, and blocks or limits electrical continuity when the second voltage is applied. L'invention concerne un dispositif à semi-conducteur comprenant : un substrat semi-conducteur (11) qui est une couche de dérive (12) ; une couche de base (13) ; une pluralité de tranchées (14) ; une région d'émetteur (15) ; une électrode d'émetteur (20) ; une couche de collecteur (30) ; une électrode de collecteur (31) ; une électrode de grille principale (18a) qui génère une couche d'inversion et une électrode de grille factice (18b) qui ne génère pas la couche d'inversion ; un plot de grille partagé (21a) ; un premier élément (24, 33) qui est formé entre l'électrode de grille factice et le plot de grille, et qui bloque ou limite la continuité électrique lorsqu'une première tension est appliquée, et qui permet une continuité électrique lorsqu'une deuxième tension ayant une polarité inversée est appliquée ; et un deuxième élément (25, 34) qui est formé entre l'électrode d'émetteur et un point de contact entre l'électrode de grille factice et le premier élément, et qui permet une continuité électrique lorsque la première tension est appliquée, et bloque ou limite la continuité électrique lorsque la deuxième tension est appliquée. 半導体装置は、ドリフト層（１２）である半導体基板（１１）と、ベース層（１３）と、複数のトレンチ（１４）と、エミッタ領域（１５）と、エミッタ電極（２０）と、コレクタ層（３０）と、コレクタ電極（３１）と、反転層を生じさせる主ゲート電極（１８ａ）、及び、前記反転層を生じさせないダミーゲート電極（１８ｂ）と、共通のゲートパッド（２１ａ）と、前記ダミーゲート電極と前記ゲートパッドとの間に形成され、第１電圧が印加されると導通を遮断又は制限し、極性が逆の第２電圧が印加されると、導通を許可する第１素子（２４，３３）と、前記エミッタ電極と前記ダミーゲート電極及び前記第１素子の接続点との間に形成され、前記第１電圧が印加されると導通を許可し、前記第２電圧が印加されると導通を遮断又は制限する第２素子（２５，３４）とを備える。