MULTI LEVEL SYSTEM MEMORY HAVING DIFFERENT CACHING STRUCTURES AND MEMORY CONTROLLER THAT SUPPORTS CONCURRENT LOOK-UP INTO THE DIFFERENT CACHING STRUCTURES

An apparatus is described. The apparatus includes a memory controller to interface to a multi- level system memory having first and second different cache structures. The memory controller has circuitry to service a read request by concurrently performing a look-up into the first and second different cache structures for a cache line that is targeted by the read request. La présente invention concerne un appareil. L'appareil comprend un contrôleur de mémoire pour faire interface avec une mémoire système multiniveau présentant des première et seconde structures de mémoire cache différentes. Le contrôleur de mémoire présente un ensemble de circuits pour traiter une demande de lecture en effectuant simultanément une consultation dans les première et seconde structures de mémoire cache différentes pour une ligne de cache qui est ciblée par la demande de lecture.