A LASER SYSTEM HAVING A DUAL PULSE-LENGTH REGIME
A single loop hardware-based system for producing laser pulses in a microsecond scale operational mode includes a GUI to enable a user to select the operational mode of the system; a laser source for producing one or more laser beam pulses, the laser source being a diode laser pump source module; a...
Gespeichert in:
Hauptverfasser: | , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A single loop hardware-based system for producing laser pulses in a microsecond scale operational mode includes a GUI to enable a user to select the operational mode of the system; a laser source for producing one or more laser beam pulses, the laser source being a diode laser pump source module; a DSP which enables and disables a hardware-based FPGA. The FPGA controls the diode pump source module. A photodetector operatively connected to the hardware-based system measures the power of the laser pulse beam that was transmitted to the photodetector and, in a feedback mode, transmits a feedback signal of that power measurement to the FPGA.
Un système à base de matériel à boucle unique permettant de produire des impulsions laser dans un mode de fonctionnement à l'échelle de la microseconde comprend une interface utilisateur graphique pour permettre à un utilisateur de sélectionner le mode de fonctionnement du système ; une source laser pour produire une ou plusieurs impulsions de faisceau laser, la source laser étant un module de source de pompe laser à diode ; un processeur de signal numérique qui active et désactive un FPGA à base de matériel. Le FPGA commande le module de source de pompe à diode. Un photodétecteur connecté fonctionnellement au système à base de matériel mesure la puissance du faisceau d'impulsions laser qui a été transmis au photodétecteur et, dans un mode de rétroaction, transmet un signal de rétroaction de cette mesure de puissance au FPGA. |
---|