EFFICIENT SCHEDULER FOR SHORT PERIODIC TASKS

A system for scheduling periodic tasks comprising a memory and a processor. The memory stores a min-heap structure comprising a plurality of lists each comprising a plurality of entries, each entry is associated with one of a plurality of periodic tasks. Each of the plurality of lists orders a subse...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: HALEVA, Emir, WEXLER, Mishael S, GUO, Yinghui, SUKHOLITKO, Boris
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A system for scheduling periodic tasks comprising a memory and a processor. The memory stores a min-heap structure comprising a plurality of lists each comprising a plurality of entries, each entry is associated with one of a plurality of periodic tasks. Each of the plurality of lists orders a subset of the periodic tasks that share a common invocation frequency. The processor is adapted to perform a scheduling process at a timeout event by analyzing a first entry at the beginning of a top list of the plurality of lists (the top list is located at a root node of the min-heap structure) to identify a periodic task scheduled for invocation at a current time, invoking the respective periodic task associated with the first entry and rearranging the min-heap structure. Wherein the scheduling process is repeated until no periodic tasks scheduled for invocation at the current time are identified. L'invention concerne un système permettant de planifier des tâches périodiques comprenant une mémoire et un processeur. La mémoire stocke une structure en tas minimaux comprenant une pluralité de listes comportant chacune une pluralité d'entrées, chaque entrée étant associée à une tâche d'une pluralité de tâches périodiques. Chaque liste de la pluralité de listes ordonne un sous-ensemble des tâches périodiques qui partagent une fréquence d'invocation commune. Le processeur est conçu pour exécuter un processus de planification lors d'un événement d'expiration de délai en analysant une première entrée au début d'une liste supérieure de la pluralité de listes (la liste supérieure est située au niveau d'un nœud racine de la structure en tas minimal) afin d'identifier une tâche périodique planifiée pour être invoquée à une heure actuelle, ce qui permet d'invoquer la tâche périodique respective associée à la première entrée et de réorganiser la structure en tas minimal. Le processus de planification est répété jusqu'à ce qu'aucune tâche périodique planifiée pour être invoquée à l'heure actuelle ne soit identifiée.