ADC CONTROLLER WITH TEMPORAL SEPARATION

Embodiments of the present disclosure may include an ADC circuit including channel register sets, a conversion request flip-flop, a priority encoder circuit, and a controller circuit. The controller circuit may be configured to receive a conversion request signal, latch the conversion request signal into the conversion request flip-flop, determine by the priority encoder circuit a highest priority pending conversion request, and output an active channel identifier code. The channel identifier code may be configured to select the data channel register sets that are active by identifying received selection bits. The embodiments may include logic to store a converted value from a selected analog input to a data output register based on the channel identifier code. Des modes de réalisation de la présente invention peuvent comprendre un circuit CAN comprenant des ensembles de registre de canal, une bascule de demande de conversion, un circuit codeur de priorité et un circuit de commande. Le circuit de commande peut être conçu pour recevoir un signal de demande de conversion, verrouiller le signal de demande de conversion dans la bascule de demande de conversion, déterminer, par le circuit de codeur de priorité, la demande de conversion en attente à priorité la plus élevée, et fournir un code d'identifiant de canal actif. Le code d'identifiant de canal peut être conçu pour sélectionner les ensembles de registre de canal de données qui sont actifs par identification de bits de sélection reçus. Les modes de réalisation peuvent comprendre une logique pour stocker une valeur convertie d'une entrée analogique choisie dans un registre de sortie de données à partir du code d'identifiant de canal.