POWER SAVING SYSTEMS AND METHODS FOR UNIVERSAL SERIAL BUS (USB) SYSTEMS

Power saving systems and methods for Universal Serial Bus (USB) systems are disclosed. When a USB physical layer (PHY) enters a U3 low power state, not only are normal elements powered down, but also circuitry within the USB PHY associated with detection of a low frequency periodic signal (LFPS) wake up signal is powered down. A low speed reference clock signal is still received by the USB PHY, and a medium speed clock within the USB PHY is activated once per period of the low speed reference clock signal. The medium speed clock activates the signal detection circuitry and samples a line for the LFPS. If no LFPS is detected, the signal detection circuitry and the medium speed clock return to low power until the next period of the low speed reference clock signal. If the LFPS is detected, the USB PHY returns to a U0 active power state. La présente invention concerne des procédés et des systèmes de sauvegarde de la puissance destinés aux systèmes de bus en série universel (USB). Lorsqu'une couche physique USB (PHY) entre dans un état de puissance basse U3, non seulement des éléments normaux, mais également un circuit à l'intérieur du PHY USB associé à la détection d'un signal de réveil de signal périodique de fréquence basse (LFPS) sont mis hors tension. Un signal d'horloge de référence de vitesse basse est encore reçu par le PHY USB, et une horloge de vitesse moyenne à l'intérieur du PHY USB est activée une fois par période du signal d'horloge de référence de vitesse basse. L'horloge de vitesse moyenne active le circuit de détection de signal et échantillonne une ligne pour le LFPS. Si aucun LFPS n'est détecté, le circuit de détection de signal et l'horloge de vitesse moyenne retournent à une puissance basse jusqu'à la prochaine période du signal d'horloge de référence de vitesse basse. Si le LFPS est détecté, le PHY USB retourne à un état de puissance active U0.