OSCILLATION CIRCUIT, OSCILLATION METHOD, AND PLL CIRCUIT

The present invention relates to an oscillation circuit, an oscillation method, and a PLL circuit, whereby reduced power consumption and suppression of jitter (phase noise) degradation can be achieved at the same time. The oscillation circuit according to a first aspect of the present invention is provided with an electric current control oscillator, a synthesis circuit for supplying a synthetic electric current to the electric current control oscillator, a bias circuit for imparting a bias to the synthesis circuit, and a conversion circuit for supplying a control electric current to the synthesis circuit, the synthesis circuit generating the synthetic electric current on the basis of the control electric current and a bias electric current occurring in conjunction with the bias from the bias circuit. The present invention can be applied to a digital PLL circuit and to an analog PLL circuit. La présente invention concerne un circuit oscillant, un procédé d'oscillation et un circuit PLL, qui permettent d'obtenir simultanément une réduction de la consommation d'énergie et une suppression de la dégradation de gigue (bruit de phase). Le circuit oscillant selon un premier aspect de la présente invention est pourvu d'un oscillateur de commande de courant électrique, d'un circuit de synthèse pour fournir un courant électrique synthétique à l'oscillateur de commande de courant électrique, d'un circuit de polarisation pour appliquer une polarisation au circuit de synthèse, et d'un circuit de conversion pour fournir un courant électrique de commande au circuit de synthèse, le circuit de synthèse générant le courant électrique synthétique sur la base du courant électrique de commande et d'un courant électrique de polarisation apparaissant conjointement avec la polarisation provenant du circuit de polarisation. La présente invention peut être appliquée à un circuit PLL numérique et à un circuit PLL analogique. 本開示は、消費電力の低減とJitter（位相ノイズ）劣化の抑止を両立することができるようにする発振回路、発振方法、およびＰＬＬ回路に関する。 本開示の第１の側面である発振回路は、電流制御発振器と、前記電流制御発振器に対して合成電流を供給する合成回路と、前記合成回路に対してバイアスを与えるバイアス回路と、前記合成回路に対して制御電流を供給する変換回路とを備え、前記合成回路は、前記バイアス回路からのバイアスに対応して生じたバイアス電流と前記制御電流に基づいて前記合成電流を生成する。本開示は、デジタルPLL回路およびアナログPLL回路に適用できる。