INSTRUCTION, CIRCUITS, AND LOGIC FOR GRAPH ANALYTICS ACCELERATION
A processor includes a front end including circuitry to receive and decode an instruction. The instruction is to perform a graph analytic function and pass the instruction to a graph accelerator. The graph accelerator including circuitry to process graph vertices and graph edges as datatypes, execut...
Gespeichert in:
Hauptverfasser: | , , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A processor includes a front end including circuitry to receive and decode an instruction. The instruction is to perform a graph analytic function and pass the instruction to a graph accelerator. The graph accelerator including circuitry to process graph vertices and graph edges as datatypes, execute the instruction, and pass results of the instruction to a memory subsystem of the processor.
Selon l'invention, un processeur comprend une partie frontale contenant de la circuiterie permettant de recevoir et de décoder une instruction. L'instruction doit effectuer une fonction d'analyse de graphe et transmettre l'instruction à un accélérateur de graphe. L'accélérateur de graphe comprend de la circuiterie servant à traiter des sommets de graphe et des arêtes de graphe en tant que types de données, exécuter l'instruction, et transmettre les résultats de l'instruction à un sous-système de mémoire du processeur. |
---|