VERTICAL SIC MOSFET

Es wird ein vertikaler SiC-MOSFET (20) mit einem Sourceanschluss (2), einem Drainanschluss (4) und einem Gatebereich (36) sowie mit einer zwischen dem Sourceanschluss (2) und dem Drainanschluss (4) angeordneten, eine Dotierung einer ersten Art aufweisenden Epitaxieschicht (22), wobei in die Epitaxie...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: JACKE, Thomas, FEILER, Wolfgang
Format: Patent
Sprache:eng ; fre ; ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Es wird ein vertikaler SiC-MOSFET (20) mit einem Sourceanschluss (2), einem Drainanschluss (4) und einem Gatebereich (36) sowie mit einer zwischen dem Sourceanschluss (2) und dem Drainanschluss (4) angeordneten, eine Dotierung einer ersten Art aufweisenden Epitaxieschicht (22), wobei in die Epitaxieschicht (22) eine sich horizontal erstreckende Zwischenschicht (24) eingebettet ist, die Bereiche (40) mit einer von der Dotierung erster Art verschiedenen Dotierung zweiter Art aufweist, bereitgestellt. Der vertikale SiC-MOSFET (20) zeichnet sich dadurch aus, dass zumindest die Bereiche mit Dotierung zweiter Art (40) elektrisch leitend mit dem Sourceanschluss (2) verbunden sind. Der Gatebereich (36) kann in einem Gatetrench (39) angeordnet sein. The invention relates to a vertical SiC MOSFET (20) comprising a source connection (2), a drain connection (4) and a gate region (36) as well as an epitaxial layer (22) arranged between the source connection (2) and the drain connection (4) and comprising a first-type doping, where a horizontally extending intermediate layer (24) comprising regions (40) having a second-type doping different from the first-type doping is embedded in the epitaxial layer (22). The vertical SiC MOSFET (20) is characterised in that at least the regions with a second type of doping (40) are electroconductively connected to the source connection (2). The gate region (36) can be arranged in a gate trench (39). La présente invention concerne un MOSFET SiC vertical (20) ayant une borne de source (2), une borne de drain (4) et une zone de grille (36) ainsi qu'une couche épitaxiale (22) qui est disposée entre la borne de source (2) et la borne de drain (4) et qui présente un dopage d'un premier type (22). Dans la couche épitaxiale (22) est intégrée une couche intermédiaire (24), s'étendant horizontalement, qui comprend des zones (40) ayant un dopage d'un second type différent du premier type. Le MOSFET SiC vertical (20) est caractérisé en ce qu'au moins les zones avec le dopage de second type (40) sont électriquement reliées à la borne source (2). La zone de grille (36) peut être disposée dans une tranchée de grille (39).