MULTI-CHANNEL AMPLIFIER WITH CONTINUOUS CLASS-D MODULATOR AND EMBEDDED PLD AND RESONANT FREQUENCY DETECTOR

A continuous time Class-D modulator with an embedded programmable logic device in a forward path. The FPGA is configured to provide synchronization control by deriving a synchronization clock for the modulator and monitoring a 1-bit PWM signal for sync-lock status; monitoring the PWM duty cycle to detect overage conditions and lowering audio levels to eliminate hard-clipping events; implementing dead-band timing for subsequent output stages; dynamically controlling the net loop delay seen by the 1-bit PWM using programmable delay lines; monitoring amplifier output conditions to provide comparison with the 1-bit PWM or determine load characteristics; monitoring a front-end integrator to trim for optimal distortion (THD+N). An output circuit of an audio amplifier having an analog filter stage comprising an inductor/capacitor (LC) circuit, a physical connector for connecting a speaker, a tuned resonant circuit configured to provide a low-impedance load for the output circuit in the event of an open load on the output circuit by providing damping of a natural resonance of the LC circuit or of high-frequency oscillations in the output circuit, and a resonant frequency detection coupled to the output of the LCR circuit to detect one of a natural resonance oscillation or the high- frequency oscillation condition. The tuned resonant circuit provides modulation control to a closed-loop Class D amplifier with feedback after the output filter. Cette invention concerne un modulateur de Classe D en temps continu avec un dispositif logique programmable intégré dans une chaîne directe. Le circuit FPGA est configuré pour : fournir une commande de synchronisation en dérivant une horloge de synchronisation pour le modulateur et en surveillant un signal de modulation d'impulsions en durée de 1 bit pour un état de verrouillage de synchronisation; surveiller le cycle opératoire de la modulation d'impulsions en durée pour détecter des conditions de dépassement et abaisser les niveaux audio afin d'éliminer les événements d'écrêtage; la mise en œuvre d'une synchronisation de bande morte pour les étages de sortie ultérieurs; la commande dynamique du retard de boucle net subi par la modulation d'impulsions en durée de 1 bit à l'aide de lignes à retard programmables; la surveillance de conditions de sortie d'amplificateur pour fournir une comparaison avec la modulation d'impulsions en durée de 1 bit ou déterminer des caractéristiques de charge; la surveillance d'un intégrateur front