SYSTEMS AND METHODS FOR OPTIMAL TRIM CALIBRATIONS IN INTEGRATED CIRCUITS

In described examples, a test circuit (100) includes a circuit to be calibrated (102), an error generation circuit (110) and a simplex circuit (112) coupled to one another. The circuit to be calibrated (102) is configured to implement a first plurality of trim codes (122-126) as calibration parameters for a corresponding plurality of components of the circuit to be calibrated and generate an actual output (106). The error generation circuit (110) is configured to generate an error signal based on a difference between the actual output (106) and an expected output (108) of the circuit to be calibrated (102). The simplex circuit (112) is configured to receive the error signal from the error generation circuit (110), generate a second plurality of trim codes (122-126) using a simplex algorithm based on the error signal, and transmit the second plurality of trim codes (122-126) to the circuit to be calibrated (102). Dans des exemples décrits, un circuit de test (100) comprend un circuit à étalonner (102), un circuit de génération d'erreur (110) et un circuit fantôme (112) couplés les uns aux autres. Le circuit à étalonner (102) est configuré pour mettre en œuvre une première pluralité de codes de rognage (122-126) en tant que paramètres d'étalonnage pour une pluralité correspondante de composants du circuit à étalonner et générer une sortie réelle (106). Le circuit de génération d'erreur (110) est configuré pour générer un signal d'erreur sur la base d'une différence entre la sortie réelle (106) et une sortie attendue (108) du circuit à étalonner (102). Le circuit fantôme (112) est configuré pour recevoir le signal d'erreur à partir du circuit de génération d'erreur (110), générer une seconde pluralité de codes de rognage (122-126) à l'aide d'un algorithme fantôme sur la base du signal d'erreur, et transmettre la seconde pluralité de codes de rognage (122-126) au circuit à étalonner (102).