REDUCING VERIFICATION CHECKS WHEN PROGRAMMING A MEMORY DEVICE

Technology for an apparatus is described. The apparatus can include a memory controller with circuitry configured to initiate a program verify sequence to verify data written to a non-volatile memory (NVM). The program verify sequence can have one or more program verify levels that each correspond to memory cells in the NVM for which written data is being verified. The memory controller can detect an approximate percentage of memory cells for each program verify level in which data is successfully written. The memory controller can determine to skip subsequent program pulse verification checks in one or more program verify levels when the approximate percentage of memory cells in which data is successfully written is less than a defined threshold. L'invention a trait à une technologie destinée à un appareil. L'appareil peut comporter un contrôleur de mémoire doté d'un ensemble de circuits configuré pour lancer une séquence de vérification de programme permettant de vérifier des données écrites dans une mémoire non volatile (NVM). La séquence de vérification de programme peut présenter un ou plusieurs niveaux de vérification de programme correspondant chacun à des cellules de mémoire dans la mémoire NVM dont des données écrites sont soumises à vérification. Le contrôleur de mémoire peut détecter un pourcentage approximatif de cellules de mémoire pour chaque niveau de vérification de programme où des données ont été correctement écrites. Le contrôleur de mémoire peut décider de sauter des contrôles de vérification dans un ou plusieurs niveaux de vérification de programme d'une impulsion de programme suivante si le pourcentage approximatif de cellules de mémoire où des données ont été correctement écrites est inférieur à un seuil défini.