SHIFT REGISTER WITH REDUCED WIRING COMPLEXITY

A shift register is described. The shift register includes a plurality of cells and register space. The shift register includes circuitry having inputs to receive shifted data and outputs to transmit shifted data, wherein: i) circuitry of cells physically located between first and second logically ordered cells are configured to not perform any logical shift; ii) circuitry of cells coupled to receive shifted data transmitted by an immediately preceding logically ordered cell comprises circuitry for writing into local register space data received at an input assigned an amount of shift specified in a shift command being executed by the shift register, and, iii) circuitry of cells coupled to transmit shifted data to an immediately following logically ordered cell comprises circuitry to transmit data from an output assigned an incremented shift amount from a shift amount of an input that the data was received on. L'invention concerne un registre à décalage. Le registre à décalage comprend une pluralité de cellules et un espace de registre. Le registre à décalage comprend un circuit avec des entrées permettant de recevoir des données et des sorties décalées pour transmettre des données décalées, dans lequel : i) le circuit de cellules physiquement situé entre les première et seconde cellules ordonnées logiquement est configuré pour ne pas effectuer de décalage logique ; ii) le circuit de cellules couplé pour recevoir les données décalées transmises par une cellule ordonnée logiquement immédiatement antérieure comprend un circuit permettant d'écrire des données d'espace de registre local reçues au niveau d'une entrée à laquelle est attribuée une quantité de décalage spécifiée dans une instruction de décalage exécutée par le registre à décalage ; et iii) le circuit de cellules couplé pour transmettre des données décalées à une cellule ordonnée logiquement immédiatement ultérieure comprend un circuit permettant de transmettre les données à partir d'une sortie à laquelle est attribuée une quantité de décalage incrémentée provenant d'une quantité de décalage d'une entrée de réception des données.