FULLY MOLDED PERIPHERAL PACKAGE ON PACKAGE DEVICE

A method of making a semiconductor device can comprise providing a temporary carrier comprising a semiconductor die mounting site, and forming an insulating layer over the temporary carrier. Conductive pads can be formed within openings in the insulating layer and be positioned both within and without the die mounting area. A backside redistribution layer (RDL) can be formed over the temporary carrier before mounting a semiconductor die at the die mounting site. Conductive interconnects can be formed over the temporary carrier in a periphery of the semiconductor die mounting site. A semiconductor die can be mounted face up to the insulating layer. The conductive interconnects, backside RDL, and semiconductor die can be encapsulated with a mold compound. A build-up interconnect structure can be formed and connected to the semiconductor die and the conductive interconnects. The temporary carrier can be removed and the conductive pads exposed in a grinding process. L'invention concerne un procédé de fabrication d'un dispositif à semi-conducteur qui peut consister à prendre un support temporaire comprenant un site de montage de puce de semi-conducteur, et à former une couche isolante sur le support temporaire. Des plots conducteurs peuvent être formés à l'intérieur d'ouvertures dans la couche isolante et être positionnés aussi bien à l'intérieur qu'à l'extérieur de la zone de montage de puce. Une couche de redistribution (RDL) arrière peut être formée sur le support temporaire avant de monter une puce de semi-conducteur au niveau du site de montage de puce. Des interconnexions conductrices peuvent être formées sur le support temporaire dans une périphérie du site de montage de puce de semi-conducteur. Une puce de semi-conducteur peut être montée face vers le haut sur la couche isolante. Les interconnexions conductrices, la RDL arrière et la puce de semi-conducteur peuvent être encapsulées avec un composé de moulage. Une structure d'interconnexion accumulée peut être formée et connectée à la puce de semi-conducteur et aux interconnexions conductrices. Un processus de meulage permet d'éliminer le support temporaire et de faire apparaître les plots conducteurs.