AVOIDING DEADLOCKS IN PROCESSOR-BASED SYSTEMS EMPLOYING RETRY AND IN-ORDER-RESPONSE NON-RETRY BUS COHERENCY PROTOCOLS
Aspects disclosed herein include avoiding deadlocks in processor-based systems employing retry and in-order-response non-retry bus coherency protocols. In this regard, an interface bridge circuit is communicatively coupled to a first core device that implements a retry bus coherency protocol, and a...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Aspects disclosed herein include avoiding deadlocks in processor-based systems employing retry and in-order-response non-retry bus coherency protocols. In this regard, an interface bridge circuit is communicatively coupled to a first core device that implements a retry bus coherency protocol, and a second core device that implements an in-order-response non-retry bus coherency protocol. The interface bridge circuit receives a snoop command from the first core device, and forwards the snoop command to the second core device. While the snoop command is pending, the interface bridge circuit detects a potential deadlock condition between the first core device and the second core device. In response to detecting the potential deadlock condition, the interface bridge circuit is configured to send a retry response to the first core device. This enables the first core device to continue processing, thereby eliminating the potential deadlock condition.
Des aspects de la présente invention consistent à éviter des blocages dans des systèmes à base de processeurs employant des protocoles de cohérence de bus de relance et de non-relance de réponse en ordre. À cet égard, un circuit de pont d'interface est couplé de manière communicative à un premier dispositif cœur qui met en œuvre un protocole de cohérence de bus de relance et à un second dispositif cœur qui met en œuvre un protocole de cohérence de bus de non-relance de réponse en ordre. Le circuit de pont d'interface reçoit une commande de furetage du premier dispositif cœur et transfère la commande de furetage au second dispositif cœur. Pendant que la commande de furetage est en suspens, le circuit de pont d'interface détecte une condition potentielle de blocage condition entre le premier dispositif cœur et le second dispositif cœur. En réponse à la détection de la condition potentielle de blocage, le circuit de pont d'interface est configuré pour envoyer une réponse de relance au premier dispositif cœur. Cela permet au premier dispositif cœur de continuer le traitement, éliminant de cette façon la condition potentielle de blocage. |
---|