SELECTIVE FLUSHING OF INSTRUCTIONS IN AN INSTRUCTION PIPELINE IN A PROCESSOR BACK TO AN EXECUTION-RESOLVED TARGET ADDRESS, IN RESPONSE TO A PRECISE INTERRUPT

Selective flushing of instructions in an instruction pipeline in a processor back to an execution-determined target address in response to a precise interrupt is disclosed. A selective instruction pipeline flush controller determines if a precise interrupt has occurred for an executed instruction in the instruction pipeline. The selective instruction pipeline flush controller determines if an instruction at the correct resolved target address of the instruction that caused the precise interrupt is contained in the instruction pipeline. If so, the selective instruction pipeline flush controller can selectively flush instructions back to the instruction in the pipeline that contains the correct resolved target address to reduce the amount of new instruction fetching. In this manner, as an example, the performance penalty of precise interrupts can be lessened through less instruction ref etching and reduced delay in instruction pipeline refilling when the instruction containing the correct target address is already contained in the pipeline. L'invention concerne la purge sélective d'instructions dans un pipeline d'instructions dans un processeur en retour vers une adresse destinataire résolue par l'exécution, en réponse à une interruption précise. Un contrôleur de purge sélective de pipeline d'instructions détermine si une interruption précise a eu lieu pour une instruction exécutée dans le pipeline d'instructions. Le contrôleur de purge sélective de pipeline d'instructions détermine si une instruction à l'adresse destinataire correctement résolue de l'instruction qui a provoqué l'interruption précise est contenue dans le pipeline d'instructions. Dans l'affirmative, le contrôleur de purge sélective de pipeline d'instructions peut purger sélectivement des instructions en retour à l'instruction dans le pipeline qui contient l'adresse destinataire correctement résolue afin de réduire la quantité de nouvelles instructions à extraire. De cette manière, par exemple, la pénalité de performances d'interruptions précises peut être diminué en réduisant la réextraction d'instructions et un retard réduit dans le remplissage du pipeline d'instructions lorsque l'instruction contenant l'adresse destinataire correcte est déjà contenue dans le pipeline.