EMBEDDED SIGE PROCESS FOR MULTI-THRESHOLD PMOS TRANSISTORS

In described examples of an integrated circuit and method having a first PMOS transistor (205) with extension (210) and pocket implants (212) and with SiGe source and drains (230) and having a second PMOS transistor (215) without extension and without pocket implants and with SiGe source and drains (230), the distance (C2Gd) from the SiGe source and drains (230) to the gate of the first PMOS transistor (205) is greater than the distance (C2Gu) from the SiGe source and drains (230) to the gate of the second PMOS transistor (215), and the turn on voltage of the first PMOS transistor (205) is at least 50 mV higher than the turn on voltage of the second PMOS transistor (215). Dans des exemples d'un circuit intégré et d'un procédé selon l'invention ayant un premier transistor PMOS (205) avec une extension (210) et des implants de poche (212) et avec une source et des drains de SiGe (230) et ayant un second transistor PMOS (215) sans extension et sans implants de poche et avec une source et des drains de SiGe (230), la distance (C2Gd) à partir de la source et des drains (230) jusqu'à la grille du premier transistor PMOS (205) est supérieure à la distance (C2Gu) à partir de la source et des drains de SiGe (230) jusqu'à la grille du second transistor PMOS (215), et la tension de mise en marche du premier transistor PMOS (205) est au moins 50 mV supérieure à la tension de mise en marche du second transistor PMOS (215).